[发明专利]低压差线性稳压器

说明书

技术领域

本发明关于一种低压差线性稳压器（LDO，Low Dropout Regulator），特别是涉及一种稳定性高、PSRR较高的低压差线性稳压器。

背景技术

近来，越来越多的场合需要使用LDO（低压差线性稳压器）给芯片供电。在片上系统芯片，对无电容LDO的需求更加广泛，在设计无电容LDO时，交流稳定性是一个非常重要的性能。

图1为传统的LDO的电路示意图。如图1所示，传统的LDO包含一误差放大器、调整管mpd和取样电路，由NMOS管mn1和mn2组成的误差放大电路的差分对，该差分对源极接偏置电流源，PMOS管mp1和mp2组成镜像电流源，其作为差分对的有源负载，误差放大器之一输入端（mn2栅极）接参考电压VREF，其另一输入端（mn1栅极）接输出电压VOUT的采样，采样电压经误差放大器放大后从mn2漏极输出，该误差放大输出传送至调整管mpd的输入端（mpd栅极），同时mn2漏极通过一米勒电容Cc与调整管mpd漏极相连，调整管mpd漏极输出稳压电压VOUT，该VOUT经取样电路R1/R2的电阻分压采样后送至误差放大器之一输入端（mn1的栅极）；若输出VOUT偏高，则采样电压偏高，误差放大器的误差输出增大，由于PMOS管mp1采用二极管接法，故PMOS管mp1漏极即NMOS管mn1漏极电压是一定的，在差分对的反相作用下NMOS管mn2漏极电压升高，于是调整管mpd栅极电压升高，调整管mpd漏极电压即VOUT下降，反之亦然。在传统LDO中，电路的稳定性依赖于增加的米勒电容Cc，但米勒电容Cc的接入对PSRR（Power Supply Rejection Ratio，电源抑制比）的恶化严重。

发明内容

为克服上述现有技术存在的问题，本发明的主要目的在于提供一种低压差线性稳压器，其通过在误差放大器和输出电路之间增加一共栅放大器，该共栅放大器将米勒电容的采样缓冲后反馈至误差放大器输出端，以达到主次极点分离的目的同时，将米勒电容与调整管的栅极由一个缓冲管隔离，从而达到增加电路稳定性和改善PSRR的目的。

为达上述目的，本发明提供一种低压差线性稳压器，包括误差放大器、调整管、取样电路及一米勒电容，该低压差线性稳压器还包括一共栅放大器，该共栅放大器设置于该米勒电容与该调整管栅极之间，该米勒电容接于该共栅放大器源极与该调整管漏极，该共栅放大器将米勒电容的采样缓冲后反馈至该误差放大器输出端，以实现将米勒电容与调整管栅极隔离。

进一步地，该共栅放大器包括第三NMOS管及第一电流源，该第三NMOS管与该第一电流源串联接于该调整管栅极与地之间，该第三NMOS管源极接第一电流源，栅极接参考电压，漏极接该误差放大器的输出端，该米勒电容接在该调整管漏极和该第三NMOS管源极间。

进一步地，该误差放大器包括第一NMOS管和第二NMOS管组成的差分对及第一PMOS管和第二PMOS管组成的镜像电流源，该差分对源极接偏置电流源，该第一PMOS管和第二PMOS管组成镜像电流源作为差分对的有源负载，该第二NMOS管栅极接参考电压，该第一NMOS管栅极接输出电压的采样，采样电压经该误差放大器放大后从第二NMOS管漏极输出，该误差放大器输出传送至该调整管的栅极，该第二NMOS管漏极还与该第三NMOS管漏极相连，该调整管漏极输出稳压电压，经该取样电路的电阻分压采样后送至该第一NMOS管栅极。

进一步地，该低压差线性稳压器还包括第二共栅补偿电流支路，该第二共栅补偿电流支路包括第四NMOS管和第二电流源，该第四NMOS管源极接该第二电流源，栅极接参考电压，漏极接该第一NMOS管漏极。

进一步地，该共栅放大器及该第二共栅补偿电流支路均复用该第一PMOS管与该第二PMOS管组成的镜像电流源。

进一步地，该第一电流源与第二电流源相等。

进一步地，该共栅放大器采用对该误差放大器的差分对分离长度的方式实现共栅补偿。