[发明专利]半导体组件及电致发光组件及其制作方法

权利要求书

1.一种半导体组件的制作方法，包括：

提供一基板，该基板包括一第一区域与一第二区域：

于该第一区域的该基板上形成一第一通道层；

于该基板上形成一图案化掺杂层，其中该图案化掺杂层包括两个接触电极连接该第一区域内的该第一通道层的两侧，以及一掺杂栅极位于该第二区域的该基板上；

于该基板上形成一栅极介电层，覆盖该第一通道层、该等接触电极与该掺杂栅极；

于该第一区域内的该栅极介电层上形成一导电栅极；

于该第二区域内的该栅极介电层上形成一第二通道层；

于该第一区域内形成一第一电极与一第二电极，分别与各该接触电极电性连接；以及

于该第二区域内形成一第三电极与一第四电极，分别电性连接该第二通道层的两侧。

2.根据权利要求1所述的半导体组件的制作方法，其特征在于，该第一通道层、该等接触电极、该栅极介电层、该导电栅极、该第一电极与该第二电极构成一第一薄膜晶体管组件，且该掺杂栅极、该栅极介电层、该第二通道层、该第三电极与该第四电极构成一第二薄膜晶体管组件。

3.根据权利要求2所述的半导体组件的制作方法，其特征在于，该第一薄膜晶体管组件包括一P型薄膜晶体管组件，该第二薄膜晶体管组件包括一N型薄膜晶体管组件，且该图案化掺杂层包括一P型图案化掺杂层。

4.根据权利要求1所述的半导体组件的制作方法，其特征在于，该第一通道层包括一多晶硅半导体层，且该第二通道层包括一非晶硅半导体层、一氧化物半导体层与一有机半导体层的其中一者。

5.根据权利要求1所述的半导体组件的制作方法，其特征在于，形成该图案化掺杂层的步骤包括一非离子植入(non-implant)制程。

6.根据权利要求5所述的半导体组件的制作方法，其特征在于，更包括对该图案化掺杂层进行至少一退火(anneal)制程。

7.根据权利要求1所述的半导体组件的制作方法，其特征在于，更包括于形成该等第一电极与该第二电极之后，于该第一区域内形成一发光组件，其中该发光组件与该第一电极电性连接。

8.根据权利要求1所述的半导体组件的制作方法，其特征在于，另包括于形成该第一电极、该第二电极、该第三电极与该第四电极的前，先于该导电栅极、该第二通道层与该栅极介电层上形成至少一层间介电层，于该至少一层间介电层与该栅极介电层形成多个第一接触洞分别暴露出各该接触电极，以及于该至少一层间介电层形成多个第二接触洞暴露出该第二通道层，其中该第一电极与该第二电极经由该等第一接触洞分别与各该接触电极电性连接，且该第三电极与该第四电极经由该等第二接触洞与该第二通道层电性连接。

9.根据权利要求1所述的半导体组件的制作方法，其特征在于，另包括于形成该第一电极、该第二电极、该第三电极与该第四电极的前，先于该导电栅极、该第二通道层与该栅极介电层上依序形成一第一层间介电层，以及一第二层间介电层堆栈于该第一层间介电层上，于该第一层间介电层、该第二层间介电层与该栅极介电层形成多个第一接触洞分别暴露出各该接触电极，于该第二层间介电层形成一开口对应于该第二通道层并部分暴露出该第一层间介电层，以及于该第一层间介电层形成多个第二接触洞暴露出该第二通道层，其中该第一电极与该第二电极经由该等第一接触洞分别与各该接触电极电性连接，且该第三电极与该第四电极经由该等第二接触洞与该第二通道层电性连接。

10.根据权利要求9所述的半导体组件的制作方法，其特征在于，形成该栅极介电层、该第一层间介电层与该第二层间介电层的该等第一接触洞、形成该第一层间介电层的该等第一接触洞，以及形成该第二层间介电层的该开口包括使用一半色调光罩并进行同一光刻暨蚀刻制程加以形成。

11.根据权利要求9所述的半导体组件的制作方法，其特征在于，该第一层间介电层包括一氧化硅层，且该第二层间介电层包括一氮化硅层。

12.根据权利要求1所述的半导体组件的制作方法，其特征在于，该导电栅极与该第二通道层为同一材料层并利用同一光刻暨蚀刻制程所定义出。