[发明专利]用于使处理器同步到相同的计算点的系统和方法

权利要求书

1.一种用于同步中央处理单元CPU的系统，包括：

第一CPU，将第一存储器地址写至包括在所述第一CPU中的第一寄存器；

第二CPU，将第二存储器地址写至包括在所述第二CPU中的第二寄存器，其中所述第一CPU和所述第二CPU被配置为运行相同的软件并且实现相同的处理功能；

包括在所述第一CPU中的第一逻辑“与”模块，基于所述第一存储器地址和所述第二存储器地址将第一值写至第三寄存器；

包括在所述第二CPU中的第二逻辑“与”模块，基于所述第一存储器地址和所述第二存储器地址将第二值写至第四寄存器；以及

调度器模块，从所述第三寄存器接收所述第一值并从所述第四寄存器接收所述第二值，基于所述第一值和所述第二值选择性地生成到所述第一CPU和所述第二CPU的处理器同步信号，其中如果所述第一CPU和所述第二CPU同时运行被请求的任务，则所述第一值和所述第二值相同。

2.根据权利要求1所述的系统，其中所述第一逻辑“与”模块对所述第一存储器地址和所述第二存储器地址执行逻辑“与”功能。

3.根据权利要求2所述的系统，其中所述第一逻辑“与”模块响应于所述第一存储器地址和所述第二存储器地址相同而将“1”写至所述第三寄存器。

4.根据权利要求1所述的系统，其中所述第二逻辑“与”模块对所述第一存储器地址和所述第二存储器地址执行逻辑“与”功能。

5.根据权利要求4所述的系统，其中所述第二逻辑“与”模块响应于所述第一存储器地址和所述第二存储器地址相同而将“1”写至所述第四寄存器。

6.根据权利要求1所述的系统，其中所述调度器模块响应于所述第一值和所述第二值被设置为“1”而生成所述处理器同步信号。

7.根据权利要求1所述的系统，其中所述调度器模块响应于所述第一值不等于所述第二值而不生成所述处理器同步信号。

8.根据权利要求1所述的系统，其中所述第一CPU包括第一处理器模块，并且其中所述第二CPU包括第二处理器模块。

9.根据权利要求8所述的系统，其中所述调度器模块将所述处理器同步信号传递至所述第一处理器模块和所述第二处理器模块。

10.根据权利要求9所述的系统，其中所述第一处理器模块响应于接收所述处理器同步信号而选择性地运行第一多个任务，并且其中所述第二处理器模块响应于接收所述处理器同步信号而选择性地运行第二多个任务。

11.一种用于同步中央处理单元CPU的方法，包括：

通过第一CPU在同步点处生成第一同步消息；

通过第二CPU在所述同步点处生成第二同步消息；

通过所述第一CPU传递所述第一同步消息给所述第二CPU；

通过所述第二CPU传递所述第二同步消息给所述第一CPU；

通过所述第一CPU确定所述第二同步消息是否被传递给所述第一CPU；

通过所述第二CPU确定所述第一同步消息是否被传递给所述第二CPU；以及

所述第一CPU和所述第二CPU基于所述第一同步消息和所述第二同步消息确定是否运行多个任务。

12.根据权利要求11所述的方法，进一步包括：基于所述第一同步消息和所述第二同步消息，确定第一CPU和第二CPU同步。

13.根据权利要求12所述的方法，进一步包括：当生成所述第一同步消息并且接收所述第二同步消息时，在所述第一CPU处确定所述第一CPU和所述第二CPU是否同步。

14.根据权利要求13所述的方法，进一步包括：响应于在所述第一CPU处确定所述第一CPU和所述第二CPU同步，生成第一处理器同步信号。