[发明专利]电路基板、电路基板的制造方法和电子组件

说明书

相关申请的交叉引用

本申请要求于2013年1月9日提交的日本在先专利申请JP2013-001853的权益，将其全部内容通过引用结合于此。

技术领域

本发明涉及电路基板，这种电路基板的制造方法和电子组件，且更具体地，涉及适用于装配倒装芯片的电路基板，这种电路基板的制造方法和电子组件。

背景技术

倒装芯片装配曾被用作在电路基板上装配诸如LSI的芯片的一种方法。此外，作为倒装芯片方法的其中一种，曾使用在电路基板侧上形成焊料凸块以与芯片侧的端子连接的方法（例如，参见日本专利No.3420076和No.3362079）。与在芯片端子的前缘上形成焊料凸块的情形相比较，即使电路基板的高度发生变化的情况下，在电路基板上形成焊料凸块可使芯片以低负荷装配在电路基板上。

此外，已详细描述在日本专利No.3420076和No.3362079中提到的技术，以增加要在电路基板上形成的焊料凸块的位置和形状的精确度。更具体地说，日本专利No.3420076曾提出在布线图案上形成宽度大于任何其他部分的连接焊垫并且在这种连接焊垫上形成焊料凸块的方法。另一方 面，日本专利No.3362079曾提出在电路基板图案上形成粘性膜，并且以向这种薄膜附上焊料粉并且对其加热的方式形成焊料凸块方法。

发明内容

在日本专利No.3420076和No.3362079提到的技术中，然而，因为焊料凸块是根据连接焊垫或者图案的形状形成的，这种形状的任何差异将引起焊料凸块的形状的变化，导致不均匀高度的存在。因此，使得在装配倒装芯片中难以连接一些芯片端子和焊料凸块，这将劣化要在倒装芯片装配方法中制造的电子组件的质量。

希望提供提高要在倒装芯片装配方法中制造的电子组件的质量的技术。

一种根据本发明的实施方式的电路基板，包括：装配区，具有平坦化的暴露表面，并且在所述装配区中装配预定芯片；图案，设置在装配区，并且包括形成暴露表面的一部分的各个顶面；以及焊料凸块，设置在各个图案上，并且具有彼此基本上相同的形状。

有利地，电路基板可通过以下步骤制造：使装配区的表面平坦化；使用抗蚀剂来覆盖装配区域；与图案上的连接芯片的各个端子的各个位置对准在抗蚀剂上形成开口，开口具有彼此相同的形状；将焊料粒子填充到开口中，焊料粒子均具有比每个开口的直径小的直径；将焊料粒子熔解以在开口中形成焊料凸块；以及去除抗蚀剂。

有利地，电路基板可进一步包括阻焊剂，该阻焊剂设置在电路基板的装配面的周边部以围绕装配区域的外围。

一种根据本发明的实施方式的制造电路基板的方法包括：使装配预定芯片的装配区的表面平坦化，以在装配区域中暴露各个图案的顶面；使用 抗蚀剂来覆盖装配区；在抗蚀剂的覆盖各个图案的各个部分上形成开口，开口具有彼此相同的形状；将焊料粒子填充到开口中，焊料粒子均具有比每个开口的直径小的直径；将焊料粒子熔解以在开口中形成焊料凸块；以及去除抗蚀剂。

有利地，焊料粒子的表面可涂覆有助焊剂，并且可在氮气氛下熔解焊料粒子。

根据本发明的实施方式的电子组件设置有芯片和电路基板，其中芯片设置有端子，并且电路基板装配有芯片。电路基板包括：装配区，具有平坦化的暴露表面，并且其中装配有预定芯片；图案，设置在装配区，并且包括形成暴露表面的一部分的各个顶面；以及焊料凸块，设置在各个图案的与芯片的各个端子对应的位置上，并且具有彼此基本上相同的形状。

有利地，电路基板可通过以下步骤制造：使装配区域的表面平坦化；使用抗蚀剂来覆盖装配区域；与图案上的各个位置对准在抗蚀剂上形成开口，开口具有彼此相同的形状；将焊料粒子填充到开口中，焊料粒子均具有比每个开口的直径小的直径；将焊料粒子熔解以在开口中形成焊料凸块；以及去除抗蚀剂。

在根据本发明上述实施方式的电路基板中，芯片的相应端子与电路基板的焊料凸块连接。

在根据本发明上述实施方式的制造电路基板的方法中，使装配预定芯片的装配区的表面平坦化以暴露装配区中的各个图案的顶面。用抗蚀剂覆盖装配区。在抗蚀剂的覆盖各个图案的各个部分上形成开口，其中开口具有彼此相同的形状。将焊料粒子填充到开口中，其中每个焊料粒子的直径均小于每个开口的直径。将焊料粒子熔解以在开口中形成焊料凸块。去除抗蚀剂。

在根据本发明上述实施方式的电子组件中，芯片的各个端子与电路基板的焊料凸块连接。

根据本发明的上述实施方式的电路基板或者电子组件，可以提高以倒装芯片装配方法制造的电子组件的质量。