[发明专利]非同质半导体衬底上的宽带隙晶体管及其制造方法

说明书

公开了用于在半导体衬底上形成GaN晶体管的技术。将绝缘层形成到半导体衬底的顶部上。采用包含III‑V族半导体材料的沟槽材料进行填充的沟槽是穿过绝缘层形成的并且延伸到半导体衬底内。含有缺陷密度低于沟槽材料的缺陷密度的III‑V族材料的沟道结构直接形成于绝缘层的顶部上并且与沟槽相邻。源极和漏极形成于沟道结构的相对两侧，栅极形成于沟道结构上。所述半导体衬底形成了能够在其上既形成GaN晶体管又形成其他晶体管的平面。

技术领域

本发明的实施例总体上涉及半导体衬底上的宽带隙晶体管及其制造方法。更具体而言，本发明的实施例涉及硅衬底上的氮化镓晶体管及其制造方法。

背景技术

电源管理(PM)和射频(RF)放大是在现代化的移动计算平台的操作当中执行的关键器件过程，例如，所述移动计算平台是智能电话、平板电脑以及膝上型电脑/笔记本电脑。片上系统产品内包含的被设计为执行这些操作的集成电路(IC)，例如，电源管理基础电路(PMIC)和射频集成电路(RFIC)需要能够承受高电压和电场的晶体管。针对(例如)输出滤波器以及驱动电路中的DC到DC转换执行高压切换的PMIC和RFIC遇到的典型电压差不多可以是普通锂电池输出的3.7V的电压。但是，经证明难以采用硅晶体管在这些高压上工作，其原因在于硅的低带隙(即，1.12eV)。例如，为了使基于硅的PMIC中的硅晶体管承受3.7V的电压，晶体管尺寸必须处于数十毫米的量级内。在一种替代解决方案中，PMIC中的硅晶体管可以是按照串联形式形成的。但是，这样的构造具有显著的功率损失和高电阻，从而导致电池寿命短的问题和冷却问题。因此，当前解决方案利用具有更宽带隙的替代半导体材料。一种这样的材料是氮化镓(GaN)。

GaN是一种受到了广泛应用的宽带隙(即3.4eV)半导体材料，其受到广泛应用的原因在于其具有与包括但不限于晶体管、发光二极管(LED)和高功率集成电路的微电子器件相关的有益特性。GaN具有晶格常数小于硅的晶格常数的纤锌矿晶体结构，并且具有与硅类似的约为1300cm²(v·s)^-1的电子迁移率。

当前，是通过强力将GaN异质外延生长到非GaN衬底上的(例如，直接将外延的GaN生长到非GaN衬底上)。GaN在非同质衬底上的强力生长导致了衬底和外延层之间的显著晶格失配，所述的显著的晶格失配是由他们的晶格结构和/或晶格常数的差异导致的。非GaN衬底和GaN外延层之间的晶格失配使得线位错缺陷从GaN外延层和非GaN衬底之间的界面朝各个方向传播。

在降低这些缺陷的量的尝试当中，常规的解决方案是在非同质衬底(例如，硅、蓝宝石或碳化硅)上生长厚缓冲层(例如，大于1μm)，从而线位错会在生长中在某处停止发生。但是，即使借助于几微米的缓冲GaN生长，所得到的GaN的缺陷密度也无法取得低于2E7cm-2的缺陷密度。此外，缓冲层在形成于缓冲层上面的GaN晶体管和形成于硅衬底上的其他晶体管(例如，互补金属氧化物半导体(CMOS))之间建立了大的高度差。因此，这一高度差妨碍了将GaN晶体管直接异质集成到硅衬底上以实现在同一衬底平面上与硅CMOS晶体管共集成。

附图说明

图1示出了根据本发明的实施例的与基于硅的finFET晶体管共集成到硅衬底上的宽带隙晶体管的等角视图。

图2A-2K示出了根据本发明的实施例的与基于硅的finFET晶体管共集成到硅衬底上的宽带隙晶体管的形成方法的等尺度图。

图3示出了采用本发明的一种实施方式实施的计算系统。

具体实施方式

公开了形成于非同质(non-native)半导体衬底上的宽带隙晶体管及其制造方法。将联系具体细节描述本发明的实施例，以提供对本发明的透彻理解。本领域技术人员将认识到可以在无需这些具体细节的情况下实践本发明的实施例。在其他情况下，在具体的细节当中没有描述公知的半导体工艺和设备，从而避免对本发明的实施例造成不必要的模糊。此外，附图所示的各种实施例只是说明性的表示，其未必是按比例绘制的。