[发明专利]非同质半导体衬底上的宽带隙晶体管及其制造方法有效
申请号: | 201380081129.3 | 申请日: | 2013-12-23 |
公开(公告)号: | CN105745759B | 公开(公告)日: | 2020-03-10 |
发明(设计)人: | H·W·田;R·S·周;S·达斯古普塔;M·拉多萨夫列维奇;B·舒-金;S·H·H·宋;S·K·加德纳;R·皮拉里塞 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 王英;陈松涛 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 同质 半导体 衬底 宽带 晶体管 及其 制造 方法 | ||
1.一种半导体晶体管结构,包括:
半导体衬底;
形成于所述半导体衬底的顶部上的绝缘层;
穿过所述绝缘层延伸到所述半导体衬底中的沟槽,所述沟槽包含纵向生长的沟槽材料,所述沟槽材料包括第一III-V族半导体材料;
直接形成于所述绝缘层的顶部上并与所述沟槽相邻的沟道结构,所述沟道结构被形成为具有包括第二III-V族半导体材料的沟道材料,所述第二III-V族半导体材料的缺陷密度比所述沟槽材料的缺陷密度低;
形成于所述沟道结构的相对侧上的源极和漏极,所述源极形成在所述沟槽材料的顶部上;以及
形成于所述沟道结构上方的栅极电极,
其中,所述源极和所述漏极包括总有效带隙比所述沟道结构窄的半导体材料。
2.根据权利要求1所述的半导体晶体管结构,其中,所述沟槽材料和所述沟道材料包括氮化镓。
3.根据权利要求1所述的半导体晶体管结构,其中,所述沟道材料具有低于1E9cm-2的缺陷密度。
4.根据权利要求1所述的半导体晶体管结构,其中,所述沟槽材料具有高于1E9cm-2的缺陷密度。
5.根据权利要求1所述的半导体晶体管结构,其中,所述源极被形成在所述沟槽材料的顶部上,所述漏极被形成在所述绝缘层的顶部上。
6.根据权利要求5所述的半导体晶体管结构,其中,所述源极与所述半导体衬底热耦合。
7.根据权利要求1所述的半导体晶体管结构,其中,所述源极和所述漏极包括氮化铟镓。
8.根据权利要求7所述的半导体晶体管结构,其中,所述氮化铟镓具有高于5E19cm-3的N+掺杂浓度。
9.根据权利要求1所述的半导体晶体管结构,其中,所述半导体衬底包括硅,所述沟槽材料和所述沟道结构包括GaN,所述源极和所述漏极包括InGaN。
10.一种形成半导体晶体管结构的方法,包括:
在半导体衬底上形成图案化绝缘层,所述图案化绝缘层使所述半导体衬底的未受覆盖部分暴露出;
在所述半导体衬底中所述半导体衬底的所述未受覆盖部分处形成沟槽;
在所述沟槽内纵向生长半导体材料,从而使所述材料横向溢流到所述图案化绝缘层上,并形成均厚层,所述材料包括III-V族半导体材料;
蚀刻掉所述均厚层的部分,从而保留沟道结构和沟槽材料,所述沟道结构的缺陷密度比所述沟槽材料的缺陷密度低;
在所述沟道结构的相对侧上形成源极和漏极,其中,所述源极和所述漏极包括总有效带隙比所述沟道结构窄的半导体材料;以及
在所述沟道结构的顶部上形成栅极电极。
11.根据权利要求10所述的形成半导体晶体管结构的方法,其中,通过使横向溢流的所述材料与相邻的横向溢流材料合并来形成所述均厚层。
12.根据权利要求10所述的形成半导体晶体管结构的方法,其中,在所述半导体衬底内形成沟槽是对所述半导体衬底的所述未受覆盖部分的选择性蚀刻。
13.根据权利要求10所述的形成半导体晶体管结构的方法,其中,包括III-V族半导体材料的所述材料是氮化镓。
14.根据权利要求10所述的形成半导体晶体管结构的方法,其中,所述均厚层的所述部分是缺陷密度比所述沟道结构的缺陷密度大的有缺陷部分。
15.根据权利要求14所述的形成半导体晶体管结构的方法,其中,所述有缺陷部分具有高于1E9cm-2的缺陷密度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380081129.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类