[发明专利]半导体装置

说明书

本发明涉及一种使用了宽带隙半导体的半导体装置，其具有：第1导电型的第1MOS晶体管(SM)，其第1主电极(D)与第1电位连接，第2主电极(S)与第2电位连接；以及第2导电型的第2 MOS晶体管(LM)，其第1主电极(D)与第1 MOS晶体管的控制电极(G)连接，第2主电极(S)与第2电位连接，第1 MOS晶体管的控制电极与第2 MOS晶体管的控制电极(G)被共通地连接，第1以及第2 MOS晶体管形成于共通的宽带隙半导体衬底之上，第1 MOS晶体管构成为，主电流相对于所述宽带隙半导体衬底的主面而在垂直方向上流动，第2 MOS晶体管构成为，主电流相对于宽带隙半导体衬底的主面而在水平方向上流动。

技术领域

本发明涉及一种半导体装置，特别是涉及使用了宽带隙半导体的半导体装置。

背景技术

关于具有使用了宽带隙半导体、特别是碳化硅(SiC)的金属/氧化物/半导体的结(junction)构造(MOS)的场效应型晶体管(SiC-MOSFET)，与使用了硅(Si)的MOSFET(Si-MOSFET)相比，能够降低漏极-源极间的正向电压降(导通电压)，因此，与Si-MOSFET相比能够减少单位单元(unit cell)数，能够缩小芯片尺寸。例如，如果能够将导通电阻减半，则能够使单位单元数减半，能够使芯片尺寸减半。

与其相伴，存在下述问题，即，在SiC-MOSFET中栅极的面积变小，因此栅极-源极间的电容成分变小，栅极-源极间的静电破坏耐量(ESD)下降。

通常，在Si-MOSFET中，作为静电破坏对策，例如如专利文献1公开所示，采用下述结构，即，使用形成单位单元时的源极形成工序(n型扩散层形成工序)和P⁺扩散工序(p型扩散层形成工序)，在作为栅极电极材料的多晶硅(Poly-Si)层之上形成pn结层而得到齐纳二极管(多晶(poly)齐纳二极管)，内置了连接在栅极和源极之间的齐纳二极管。

专利文献1：日本特开2002-208702号公报

发明内容

可以想到作为静电破坏对策而将多晶齐纳二极管内置这一做法对于SiC-MOSFET等宽带隙半导体装置也有效，但在温度特性方面，多晶齐纳二极管在高温环境下控制性低，可以想到其不适合于预期在高温环境下使用的宽带隙半导体装置。

本发明就是为了解决如上所述的问题而提出的，其目的在于提供一种能够防止SiC-MOSFET等宽带隙半导体装置的栅极-源极间的静电破坏的半导体装置。

本发明所涉及的半导体装置的方式具有：第1导电型的第1MOS晶体管，其第1主电极与第1电位连接，第2主电极与第2电位连接；以及第2导电型的第2MOS晶体管，其第1主电极与所述第1MOS晶体管的控制电极连接，第2主电极与所述第2电位连接，所述第1MOS晶体管的所述控制电极和所述第2MOS晶体管的控制电极被共通地连接，所述第1以及第2MOS晶体管形成于共通的宽带隙半导体衬底之上，所述第1MOS晶体管构成为，主电流相对于所述宽带隙半导体衬底的主面而在垂直方向上流动，所述第2MOS晶体管构成为，主电流相对于所述宽带隙半导体衬底的主面而在水平方向上流动。

发明的效果

根据上述半导体装置，在SiC-MOSFET等宽带隙半导体装置的栅极-源极间施加有负的过电压的情况下，能够防止栅极-源极间的静电破坏等过电压破坏。

附图说明

图1是表示本发明涉及的实施方式1的SiC-MOSFET的电路结构的图。

图2是表示横向型MOSFETLM的剖面结构的图。

图3是表示SiC-MOSFETSM的剖面结构的图。

图4是说明赋予至横向型MOSFETLM的电位的图。