[发明专利]包括不兼容的存储器技术或与不兼容的存储器技术接合的存储器模块的应答控制

说明书

背景技术

动态随机存取存储器(DRAM)是一种将多个比特的数据存储在电容器中的易失 性存储器，为了保存各比特的值，电容器需要电力。与静态存储器不同，由于需要电 力来保存值，DRAM被称作易失性存储器或动态存储器。各种现代的计算系统利用 DRAMDIMM来实施系统存储器。DIMM(双列直插式存储器模块)是包括多个DRAM 存储器电路的计算机存储器组件或模块。DIMM可为印刷电路板，且可包括安装在其 上的DRAM存储器电路。DIMM可插入计算系统的母板或与计算机的母板连接，以 与存储器总线接合，存储器总线可依次与存储器控制器接合。

附图说明

下面的详细描述参考图，其中：

图1是示例计算系统的框图，该计算系统实施包括不兼容的存储器技术或与 不兼容的存储器技术接合的存储器模块的应答控制；

图2是示例应答器模块的框图，该应答器模块用于实施包括不兼容的存储器 技术或与不兼容的存储器技术接合的存储器模块的应答控制；

图3是示例计算系统的框图，该计算系统实施包括不兼容的存储器技术或与 不兼容的存储器技术接合的存储器模块的应答控制；

图4描绘了用于包括不兼容的存储器技术或与不兼容的存储器技术接合的存 储器模块的应答控制的示例方法的流程图；

图5描绘了用于包括不兼容的存储器技术或与不兼容的存储器技术接合的存 储器模块的应答控制的示例方法的流程图；

图6是示例计算系统的框图，该计算系统用于包括不兼容的存储器技术或与 不兼容的存储器技术接合的存储器模块的应答控制；以及

图7是用于包括不兼容的存储器技术或与不兼容的存储器技术接合的存储器 模块的应答控制的示例方法的流程图。

具体实施方式

各种DIMM可符合双倍数据速率(DDR)数据传输标准。在这样的场景中， 为了存储器控制器和存储器总线与DDR兼容的DIMM通信，存储器控制器和存储 器总线可能也需要是DDR兼容的。因此，在各种计算系统中，存储器控制器和存 储器总线被设计为根据DDR数据速率传送标准操作(即，它们是DDR兼容的)。 在包括DDR兼容的存储器控制器的计算系统中，计算系统的各种其他组件(例如， 中央处理器、母板，等)可被设计为与DDR兼容的存储器控制器接合。此外，由 于DDR兼容的存储器控制器被设计为与DDR兼容的存储器总线和DDR兼容的 DIMM接合，因此DDR兼容的存储器控制器可被设计为期望某些存储器通信特性。 例如，在存储器控制器向DIMM发布读命令(简称为“读”)时，存储器控制器 可能期望DIMM在定义的(例如，较短的)时间段内提供所请求的读数据。换句 话说，DDR规范可要求DIMM具有一致的读延迟，例如，其在可预测的已定义的 且相当快的时间段提供所请求的读数据。DDR标准可称作确定性协议，表示从存 储器控制器向存储器总线发送命令时，期望该命令将在一定数量的周期中完成。 DDRDRAM存储器电路能够在这样的可预测的已定义的且相当快的时间段内完成 向其发布的读，但其他类型的存储器电路/技术可能不。

在一些场景中，可能期望实施(例如，经由DIMM或类似的存储器模块)与 DDR兼容的存储器总线和存储器控制器接合的非易失性存储器技术(例如， FLASH、PC-RAM、STT-MRAM、ReRAM等)。各种非易失性存储器技术可能不 能确保将在可预测的已定义的和/或相当快的时间段内完成向其发布的读(例如， 所请求的读数据准备好)。例如，非易失性存储器技术可(例如，经由线、线路 或信号)指示读数据何时准备好，而不是在一致的延迟之后返回读数据。由于这 些各种非易失性存储器技术可能不像DDR兼容的存储器控制器所期望的那样表 现，这样的存储器控制器可能不能与这样的存储器技术通信。