[发明专利]压印有图案以形成隔离器件区域的基板

说明书

一个示例提供一种用于形成包括压印有图案以形成隔离器件区域的基板的装置的方法。一种方法可包括：用图案压印基板的未图案化区域，以便形成具有处于第一级的多个凹陷区域和处于第二级的多个隆起区域的图案化基板；以及将第一导电材料层沉积在该图案化基板上并沉积有多个中断，以便形成多个底部电极。该方法可包括：将具有第二导电材料层的有源堆叠层沉积在该多个底部电极上，以便在通过多个隆起区域彼此隔离的多个凹陷区域上形成多个器件。

背景技术

电子器件有时是用有机或反应性材料的复杂地图案化的复合膜堆叠制造而成。有机发光二极管显示器例如可由有机和反应性材料(诸如钙、钡以及氟化铯等)的薄层制成。为了形成电子器件，这些复合膜堆叠的有源器件通常必须与电路的其他部件对齐。

附图说明

具体实施方式部分参考附图，其中：

图1示出了根据各种实施方案的包括具有隔离器件的图案化基板的示例装置；

图2示出了根据各种实施方案的包括具有隔离器件的图案化基板的示例系统；

图3-15示出了根据各种实施方案的用于形成具有包含隔离器件的图案化基板的装置的方法中的各个阶段；

图16示出了根据各种实施方案的包括具有隔离器件的图案化基板的另一示例装置；

图17是根据各种实施方案的用于制造包括具有隔离器件的图案化基板的装置的示例方法的流程图；

图18是根据各种实施方案的用于制造包括具有隔离器件的图案化基板的装置的另一示例方法的流程图；

图19是根据各种实施方案的用于制造包括具有隔离器件的图案化基板的装置的另一示例方法的流程图；以及

图20示出了根据各种实施方案的包括具有隔离器件的图案化基板的示例系统。

具体实施方式

电子器件制造工艺有时涉及到图案化技术。例如，光刻使用需要经沉积、图案化且之后被去除的光刻胶图案，但是这种光刻可对器件的材料造成损坏。阴影掩模可涉及穿过在机械稳固膜中具有孔图案的掩模的孔来沉积材料，并且之后去除掩模。然而，此后一种方法通常具有低分辨率，使得缩放至微米或纳米级变得困难、在较大区域上，尤其是在柔性基板上的对齐能力不佳，并且可因机械接触而损坏基板。高分辨率掩模还可为高制造成本的，并且难以处理和再利用非常薄的掩模。此外，基于光刻胶的光刻以及阴影掩模可能不适用于其中使用连续工艺的辊对辊制造。

其他制造工艺可适用于辊对辊制造，然而，仍会由于敏感器件材料而面临问题。工艺敏感材料可包括例如用于新型显示器、存储器、或传感器的有机或反应性材料的薄膜。形成工艺敏感材料的复合堆叠可需要仔细控制的界面以实现高性能以及机械粘附，这可通过在堆叠的所有层的沉积期间或之后图案化或层压来抑制膜堆叠的破坏。

在一些情况下，电子器件可能需要将有源器件与电路的其他部件对齐。尤其对于在柔性基板上制造而言，对齐可由于尺寸的变化而是有问题的，尺寸的变化可起因于处理。这对其中无法使用刚性载体的辊对辊制造可能是更大的问题。

本文中所描述的是用于制造具有压印有图案以形成有源堆叠的隔离区域的基板的装置和系统的方法的实施例。各种实施方案可适用于用对暴露于典型的图案化操作敏感的材料形成器件。此外，在各种实施方案中，有源堆叠的隔离区域可便于与驱动电路系统对齐，或可避免对完全对齐的需要。各种实施方案可尤其适用于使用辊对辊压印来低成本制造微米或纳米级器件阵列。