[发明专利]制造集成结构的方法和形成垂直堆叠存储器单元的方法

说明书

技术领域

本发明涉及制造集成结构的方法和形成垂直堆叠存储器单元的方法。

背景技术

存储器为电子系统提供资料存储。快闪存储器是存储器的一种类型，且在现代计算机和装置中具有诸多用途。例如，现代个人计算机可具有存储于快闪存储器芯片上的BIOS。作为另一实例，计算机和其它装置越来越普遍在固态驱动器中利用快闪存储器来代替常规硬盘机。作为另一实例，快闪存储器在无线电子装置中较流行，这是因为其使得制造商能够在新的通信协议成为标准化时支援该等新的通信协议，且能够提供使装置远程升级以增强特征的能力。

NAND可为快闪存储器的基本架构。NAND单元单位包含至少一个串联耦合到存储器单元的串联组合(其中串联组合通常称作NAND串)的选择装置。实例性NAND架构描述于美国专利第7,898,850号中。NAND架构可经配置以包含垂直堆叠存储器单元。垂直堆叠存储器单元的制造可包含形成穿过交替导电层级和电绝缘层级的高堆叠的开口，此在开口的较高纵横比和较小临界尺寸下变得越来越难。图1和2描述在制造所述开口期间遇到的一些困难。

图1显示半导体构造10，其包含交替电绝缘层级18和导电层级20的堆叠16。导电层级20可包含(例如)各种金属(例如，钨、钛等)、含金属的组合物(例如，金属氮化物、金属碳化物、金属硅化物等)和导电掺杂的半导体材料(例如，导电掺杂的硅、导电掺杂的锗等)中的一或多者。例如，导电层级20可包含n型掺杂的多晶型硅(即，n型掺杂的多晶硅)。电绝缘层级18可包含(例如)二氧化硅。

层级18和20可具有任一适宜厚度；且可具有(例如)约10nm到约300nm范围内的厚度。在一些应用中，层级18可比层级20薄。例如，层级18可为约20nm厚，且层级20可为约30nm厚。

可利用导电层级20来图案控制快闪装置的闸极。在所述应用中，可制造垂直存储器单元串(例如，存储器单元的垂直NAND串)，且每一串中的存储器单元数是由导电层级20的数量决定。堆叠可包含任一适宜数量的导电层级。例如，堆叠可具有8个导电层级、16个导电层级、32个导电闸极层级、64个导电层级等。

堆叠在蚀刻停止材料14上方，所述蚀刻停止材料由基底12支撑。在蚀刻停止材料14与基底12之间提供中断以指示基底与蚀刻停止材料之间可存在其它材料和/或集成电路结构。蚀刻停止材料可包含(例如)氧化铝。

基底12可包含半导体材料；且可包含(例如)单晶硅、基本上由其组成或由其组成。基底12可称作半导体衬底。术语“半导体衬底”意指包含半导电材料的任一构造，其包括(但不限于)体半导电材料，例如半导电晶片(单独或在包含其它材料的组合件中)，和半导电材料层(单独或在包含其它材料的组合件中)。术语“衬底”是指任一支撑结构，包括(但不限于)上述半导体衬底。在一些应用中，基底12可对应于含有一或多种与集成电路制造相关的材料的半导体衬底。所述材料可包括(例如)耐火金属材料、屏障材料、扩散材料、绝缘体材料等中的一或多者。

硬掩模材料22在堆叠16上方，且含碳材料24在所述硬掩模材料上方。硬掩模材料22可包含(例如)氮化硅。含碳材料24可包含(例如)非晶形碳。

图2显示提供于材料24上方的图案化掩模26。所述掩模界定图案化到材料22和24中的开口28；且然后所述开口利用蚀刻延伸穿过堆叠16。掩模26可包含光刻掩模(例如，光学光刻图案化的光阻剂)或利用次光刻处理(例如，间距倍增方法)形成的掩模。

在使开口28延伸到堆叠16中遇到诸多问题。例如，形成凹陷(或缺口)30，其中层级18的介电材料发生过度蚀刻；出现弓形部32(或开口的整体形状中的其它异常)，且在开口基底处出现过度窄化34。随着与较高整合程度相关的纵横比增加，所述问题变得越发严重。业内需要研发出减轻或防止参考图2描述的一些或所有问题的方法。

附图说明

图1和2是处在形成集成结构的现有方法的处理阶段的半导体构造的图解剖视图。

图3-10是处在形成集成结构的实例性实施例方法的处理阶段的半导体构造的图解剖视图。图3的处理阶段可遵循图1的处理阶段。

图11和12是处在形成集成结构的另一实例性实施例方法的处理阶段的半导体构造的图解剖视图。图11的处理阶段可遵循图3的处理阶段。

图13和14是处在形成集成结构的另一实例性实施例方法的处理阶段的半导体构造的图解剖视图。图13的处理阶段可遵循图4的处理阶段。

具体实施方式