[发明专利]高速和低功率读出放大器

说明书

技术领域

公开了一种用于读取非易失性存储器单元的改进的读出放大器。

背景技术

使用浮栅而在其上存储电荷的非易失性半导体存储器单元及形成于半导体衬底中的此类非易失性存储器单元的存储器阵列在本领域中是熟知的。通常，此类浮栅存储器单元一直是分裂栅类型或叠栅类型的。

读操作通常使用读出放大器在浮栅存储器单元上进行。用于该目的的读出放大器在美国专利No.5,386,158(“’158专利”)中有所公开，该专利以引用方式并入本文以用于所有目的。’158专利公开了使用汲取已知量的电流的参考单元。’158专利依赖于镜射由参考单元汲取的电流的电流镜，以及镜射由所选存储器单元汲取的电流的另一电流镜。然后对每个电流镜中的电流进行比较，并可基于哪一电流更大来确定存储在存储器单元中的值(例如0或1)。

另一种读出放大器在美国专利No.5,910,914(“’914专利”)中有所公开，该专利以引用方式并入本文以用于所有目的。’914专利公开了用于可存储多于一位数据的多层浮栅存储器单元或MLC的读出电路。其公开了使用多个参考单元，这些参考单元用来确定存储器单元中存储的值(例如00、01、10或11)。

在现有技术中还已知的是对称存储体对，其中存储器系统包括相等大小的两个(或两个的其他倍数)存储器阵列。在任何特定的时间，都仅读取或写入这两个条中的一个。在现有技术中，通常使用单独的参考单元电路以与进行读取的存储器单元进行比较，并且使用该比较来确定存储器单元的值。这种现有技术系统可受到系统的寄生电容变化的负面影响。

需要一种具有改进的设计的读出电路，以使用未使用的存储器阵列中的位线从而以比现有技术更可靠的方式提供参考值。

现有技术中的另一挑战在于：如果存在因一个或多个晶体管中的缺陷导致的明显泄漏电流，则存储器系统可提供不正确的值。

需要一种存储器系统，其可执行自检操作以识别存储器系统中具有超过可接受阈值的泄漏电流的位线。

发明内容

通过使用下列读出电路解决了上述问题和需求，该读出电路对一个内存条中的存储位与通过访问字线无效的另一内存条中的相同位线而生成的位进行比较，其中后者将提供读出电路在确定存储位的值时使用的参考值。在这种方法中，随着读取地址变化，用于提供参考值的位线通常每次读操作都将变化。这消除了对单独的参考单元电路的需求。

在另一个实施例中，通过在未使用的存储器阵列中采用固定位线，从而提供与另一存储器阵列中的所选单元进行比较的参考值解决了上述问题和需求。

在另一个实施例中，公开了一种可执行自检以识别具有约为可接受阈值的泄漏电流的位线的电路。

附图说明

图1示出存储器阵列和改进的读出电路的实施例。

图2示出存储器阵列和改进的读出电路的另一个实施例。

图3示出用于一位的读出电路的实施例。

图4示出具有用于识别具有不可接受的泄漏电流的位线的自检电路的读出电路的实施例。

具体实施方式

现在将参考图1描述实施例。存储器系统100包括通常为浮栅存储器单元的相同存储器阵列的阵列30和阵列40。地址线80携带对其施加读或写操作的存储器位置的地址信号。地址解码器10和地址解码器20对地址线80上携带的地址解码，并激活阵列30或阵列40中的适当字线和位线，以便从正确的位置读取数据字，或将数据字写入正确位置。作为这种操作的一部分，地址解码器10控制位线多路复用器50，并且地址解码器20控制位线多路复用器60。