[发明专利]用于生成负位线电压的电路

说明书

一种用于生成负位线电压的集成电路包括可连接到存储单元的位线和多个电容器，所述多个电容器被布置在连接到所述位线的所述多个电容器的组中。阶跃信号发生器能够生成要被应用到电容器组的阶跃信号的连续序列。所述电路可以是用于将所述位线驱动为负电压以实施写辅助方案的集成存储电路设备的一部分。

相关申请的交叉引用

本申请基于35U.S.C.§119(e)要求于2013年3月15日提交的题为“IntegratedCircuit for Generating a Negative Bitline Voltage andIntegrated Memory DeviceUsing the same”的共同未决的美国临时专利申请No.61/798,055的优先权，通过引用将其整体并入本文中。

技术领域

本公开涉及集成存储设备并且具体地涉及具有数据写辅助方案的集成存储设备，所述数据写辅助方案通过位线来提供对存储单元的可靠数据写访问。

背景技术

诸如静态随机存取存储设备(SRAM)的集成存储设备遭受由于随机掺杂波动(RDF)的随机变化、当使用亚纳米技术制造时的系统和参数变化。由于存储单元晶体管中的这样的变化，难以将数据写到存储单元中的交叉角落位置中。这种效应可能影响使用具有20纳米特征尺寸和更小的技术制造的SRAM。

对于纳米技术的SRAM，写辅助概念可以用于当将数据写到静态存储单元中时增强信噪余量。提供写辅助的一个方式是使用负位线方案，负位线方案当由位线将对应的数据值供应给静态存储单元时对位线施加负电位。常规负位线方案在集成电路中要求相当大的面积并且消耗相当大的功率，并且因此较不适合于低功率应用。另外，写辅助方案可以被设计用于预定的供电功率范围并且不能灵活适应变化的供电功率范围。

发明内容

实施例涉及一种用于使用多个电容性元件在输出处输出负电压的电路。所述电路包括开关、多个电容性元件以及驱动器。所述开关被放置在输入节点与信号线之间。所述开关选择性地将所述信号线耦合到所述输入节点。所述多个电容性元件中的每个电容性元件具有连接到所述信号线的一端，以响应于在所述电容性元件的另一端处的电压电平的降低而在第一模式期间向所述信号线注入电荷以便降低所述信号线的电压电平。所述驱动器在所述第一模式中向所述多个电容性元件中的每个电容性元件的另一端提供驱动信号，并且控制所述开关对所述信号线和所述输入节点进行耦合或解耦。

在一个实施例中，所述电路包括在所述电路的输入与所述信号线之间的驱动元件。所述驱动元件生成到所述信号线的输出，所述输出是在所述电路的所述输入处接收到的信号的经放大的版本。

在一个实施例中，所述电路包括多个延迟元件，每个元件被配置为在不同时间向所述信号线注入电荷以逐渐地降低在所述信号线处的所述电压电平。

在一个实施例中，所述多个延迟元件中的每个延迟元件包括串联耦合的两个反相器。

在一个实施例中，所述多个延迟元件中的子集被关闭以将所述电容性元件从所述驱动器解耦。

在一个实施例中，所述多个电容性元件中的每个电容性元件包括被配置为顺序地增加被注入到所述信号线的电荷量的不同数量的电容器。

在一个实施例中，所述电路还包括将存储单元的多条位线耦合到所述信号线的多路复用器。

在一个实施例中，所述电路通过耦合到第一参考电压和低于所述第一参考电压的第二参考电压来被供电。所述信号线的所述电压电平响应于所述电荷的注入以及将所述信号线从所述输入节点解耦而下降到所述第二参考电压以下。

在一个实施例中，所述电容器元件中的每个电容器元件包括2^N个电容器，其中N是大于0的整数。