[发明专利]细粒度动态可重构FPGA架构

权利要求书

1.一种现场可编程门阵列(FPGA)，包括：

数个与可重构交换机和至少水平和垂直直接链路互连的逻辑元件；

与可重构交换机连接的存储器，所述存储器用于存储至少两项运行时间配置；

所述可重构交换机基于选自存储于所述存储器的一项运行时间配置而重构。

2.根据权利要求1所述的现场可编程门阵列(FPGA)，其特征在于：其中，所述存储器包括纳米电子随机存取存储器(RAM)。

3.根据权利要求1所述的现场可编程门阵列(FPGA)，其特征在于：其中，所述存储器包括低功率非预充电静态随机存取存储器(SRAM)。

4.根据权利要求1所述的现场可编程门阵列(FPGA)，其特征在于：其中，所述存储器用于为至少四个逻辑元件存储所述至少两项运行时间配置。

5.根据权利要求1所述的现场可编程门阵列(FPGA)，其特征在于：其中，每个逻辑元件包括查找表(LUT)，触发器，输出和输入。

6.根据权利要求5所述的现场可编程门阵列(FPGA)，其特征在于：其中，每个逻辑元件包括专用进位逻辑。

7.根据权利要求6所述的现场可编程门阵列(FPGA)，其特征在于：其中，所述专用进位逻辑包括连接于所述触发器的进位多路复用器和输出多路复用器。

8.根据权利要求1所述的现场可编程门阵列(FPGA)，其特征在于：其中，至少四个逻辑元件与对角直接链路互连。

9.根据权利要求5所述的现场可编程门阵列(FPGA)，其特征在于：其中，所述逻辑元件还包络输入和输出多路复用器。

10.根据权利要求9所述的现场可编程门阵列(FPGA)，其特征在于：其中，所述输入多路复用器具有数个输入，所述输出多路复用器具有数个输出，所述输入的数量与所述输入的数量相同。

11.一种重构现场可编程门阵列(FPGA)的方法，该方法包络：

提供数个与可重构交换机和至少水平和垂直直接链路互连的逻辑元件；

提供与可重构交换机连接的存储器，所述存储器用于存储至少两项运行时间配置；

基于选自存储于所述存储器的一项运行时间配置，重构所述可重构交换机。

12.根据权利要求11所述的重构现场可编程门阵列(FPGA)的方法，其特征在于：其中，所述存储器包括纳米电子随机存取存储器(RAM)。

13.根据权利要求11所述的重构现场可编程门阵列(FPGA)的方法，其特征在于：其中，所述存储器包括低功率非预充电静态随机存取存储器(SRAM)。

14.根据权利要求11所述的重构现场可编程门阵列(FPGA)的方法，其特征在于：其中，所述存储器用于为至少四个逻辑元件存储所述至少两项运行时间配置。

15.根据权利要求11所述的重构现场可编程门阵列(FPGA)的方法，其特征在于：其中，每个逻辑元件包括查找表(LUT)，触发器，输出和输入。

16.根据权利要求15所述的重构现场可编程门阵列(FPGA)的方法，其特征在于：其中，每个逻辑元件包括专用进位逻辑。

17.根据权利要求16所述的重构现场可编程门阵列(FPGA)的方法，其特征在于：其中，所述专用进位逻辑包括连接于所述触发器的进位多路复用器和输出多路复用器。

18.根据权利要求11所述的重构现场可编程门阵列(FPGA)的方法，其特征在于：其中，至少四个逻辑元件与对角直接链路互连。

19.根据权利要求15所述的重构现场可编程门阵列(FPGA)的方法，其特征在于：其中，所述逻辑元件还包络输入和输出多路复用器。

20.根据权利要求19所述的重构现场可编程门阵列(FPGA)的方法，其特征在于：其中，所述输入多路复用器具有多个输入，所述输出多路复用器具有多个输出，所述输入的数量与所述输入的数量相同。