[发明专利]数字/模拟转换

说明书

本申请涉及具有改进噪声性能的数字‑模拟转换。实施方案涉及用于将数字音频信号转换为模拟音频信号的数字‑模拟转换电路(300)，其包括可在多个DAC时钟速率下操作的数字‑模拟转换器(104)。第一时钟控制器(301‑1)基于关于音频信号幅度的指示控制DAC时钟速率。对于低幅度信号(其中噪声是显要的)可增加DAC时钟速率(CK1)，以减小DAC的带内热噪声。在较高幅度，当噪声较少能听到时，DAC时钟速率可减小以避免失真。通过数字电平检测器(302)或在一些情况下通过模拟电平检测器(303)可监测音频信号的幅度。DAC可是具有输入内插器(101)的过采样DAC。转换电路还可以包括字长减小模块(102)和动态误差匹配模块(103)，它们的时钟速率也可以基于信号变化。

技术领域

本申请涉及数字-模拟转换电路，且具体地涉及开关电容器DAC，尤其是过采样DAC。

背景技术

数字-模拟转换器(DAC)是已知的并且被用在多种应用中。一个具体的应用是在音频信号处理路径内。音频数据被越来越多地以数字格式存储和传输。数字音频数据信号随后可以在音频信号路径内被转换成等同或代表的模拟音频数据信号，用于驱动例如音频输出换能器，诸如扬声器(例如，头戴式耳机/耳机扬声器)，或被提供为模拟线路输出(line-out)信号。因此，DAC可以被安排在这样的音频信号路径中以将数字数据转换成合适的模拟格式，然后可以被放大以提供驱动/输出信号。

对噪声性能的不断增加的要求意味着，在一些应用中针对音频信号的目标信噪比可以在90-120dB的范围内：即，背景噪声水平应在最大输出信号的水平以下90dB到120dB。

原则上，15到20位DAC(例如，基于开关电容器的二进制加权阵列)可以提供足够的分辨率以将量化噪声减小到这些90-120dB信噪比水平，但是在实践中，可能需要更多的2到4位以允许对于与音频信号路径内的这些无源元件和任何有源电路系统相关联的热噪声的一些“噪声预算”。然而，提供这样的元件阵列的准确匹配代表一个重大挑战。

为了缓解匹配阵列元件这一问题，已知的是，在DAC的上游将数字输入音频流重新编码成采样速率较高但分辨率较低的数据流。通常，将以44.1ks/s(千个采样/秒)或48ks/s(或可能是这些标准速率的倍数)的采样速率fs编码数字音乐音频信号。可以用比如说5位的分辨率将这样的数字音频信号重新编码成比如说64fs(即，大约3Ms/s)的采样速率。此重新编码的数字域音频数据流可以通过具有与该音频数据流相同或相似的采样速率和分辨率(即，64fs和5位)的DAC而被转换到模拟域中。这允许简单得多的且较低分辨率的无源元件阵列用于DAC，并且提供的优点是量化噪声可以散布在宽得多的频带上，并且还可以使用众所周知的技术将量化噪声频谱整形，使得实际上落在音频带内的噪声被减小到所要求的水平。

图1例示一种已知类型的过采样DAC信号路径。以采样速率fs(比如说，48千个采样/秒)接收输入数字24位(24b)数据，例如读取自一些存储介质，诸如像固态存储器。通过内插在这些采样点之间的内插滤波器101接收此数字音频输入信号来提供所要求的额外数据采样，以用高得多的采样速率(比如说，64.fs)仍用24位(或可能稍微更宽以允许尽管滤波但是字长增加)提供数据流。

然后通过字长减小模块102(例如，三角积分调制器(delta-sigma modulator))接收来自该内插器的过采样的数字数据流来以64.fs提供比如说5位的字长减小的(WLR)数字数据流。其他已知的频谱噪声整形和字长减小技术可以被附加地或替代地应用于该过采样的数字数据流。