[发明专利]数字/模拟转换

权利要求书

1.一种用于将数字音频信号转换为模拟音频信号的数字-模拟转换电路，包括：

数字-模拟转换器，该数字-模拟转换器能够在多个DAC时钟速率下操作；以及

第一时钟控制器，该第一时钟控制器基于关于音频信号的幅度的指示来控制所述DAC时钟速率；

其中所述第一时钟控制器控制所述DAC时钟速率，使得所述音频信号的第一幅度产生第一DAC时钟速率，并且所述音频信号的更高的第二幅度产生更慢的第二DAC时钟速率。

2.根据权利要求1所述的数字-模拟转换电路，其中所述数字-模拟转换器包括多个阵列元件，所述多个阵列元件响应于输入信号而被切换以提供所要求的输出信号，其中所述多个阵列元件被配置成使得能够通过所述元件的多种组合实现给定的输出电平。

3.根据权利要求2所述的数字-模拟转换电路，还包括一个动态的误差匹配模块，其控制所述多个阵列元件的切换以将所述元件的传递特性中的任何误差均化。

4.根据权利要求3所述的数字-模拟转换电路，其中所述误差匹配模块能够在多个DEM时钟速率下操作，并且所述转换电路还包括第二时钟控制器，以基于关于正被转换的信号的幅度的指示来控制所述误差匹配模块的DEM时钟速率。

5.根据权利要求4所述的数字-模拟转换电路，其中所述第二时钟控制器控制DEM时钟速率，使得第一信号幅度产生第一DEM时钟速率，并且更高的第二信号幅度产生更慢的第二DEM时钟速率。

6.根据权利要求4所述的数字-模拟转换电路，其中所述第一时钟控制器和第二时钟控制器被配置成使得DEM时钟速率大体上一直等于或低于DAC时钟速率。

7.根据权利要求4所述的数字-模拟转换电路，其中所述第一时钟控制器和第二时钟控制器被配置成使得，对于至少一些信号幅度，DEM时钟速率慢于DAC时钟速率。

8.根据权利要求4所述的数字-模拟转换电路，其中所述第一时钟控制器和第二时钟控制器被配置成使得DAC时钟速率大体上一直是DEM时钟速率的整数倍。

9.根据权利要求4所述的数字-模拟转换电路，其中所述第一时钟控制器和第二时钟控制器被配置成使得引起DAC时钟速率改变的信号幅度的改变也导致DEM时钟速率的改变。

10.根据权利要求4到9中的任一项所述的数字-模拟转换电路，其中单个控制器既能够提供所述第一时钟控制器的功能，也能够提供所述第二时钟控制器的功能。

11.根据权利要求4所述的数字-模拟转换电路，其中所述第一时钟控制器和第二时钟控制器被配置成使得存在信号幅度的至少一个改变，该信号幅度的至少一个改变导致DAC时钟速率和DEM时钟速率中的仅一个的改变。

12.根据权利要求1所述的数字-模拟转换电路，其中所述转换电路包括字长减小模块，以减小在所述数字-模拟转换器的上游的数字信号的分辨率。

13.根据权利要求12所述的数字-模拟转换电路，其中所述字长减小模块包括三角积分调制器。

14.根据权利要求12所述的数字-模拟转换电路，其中所述字长减小模块能够在多个字长减小时钟速率下操作，并且所述转换电路还包括第三时钟控制器，以基于关于所述音频信号的幅度的指示来控制所述字长减小时钟速率。

15.根据权利要求14所述的数字-模拟转换电路，其中所述第三时钟控制器控制所述字长减小时钟速率，使得第一信号幅度产生第一字长减小时钟速率并且更高的第二信号幅度产生更慢的第二字长减小时钟速率。