[发明专利]用于集成电路的空闲阶段预测

说明书

技术领域

本公开涉及集成电路，并且更具体地来说，涉及管理集成电路的功耗。

背景技术

管理诸如计算机系统处理器和多种类型的芯片上系统(SoC)IC等集成电路(IC)中的功耗越来越重要。这不仅在IC主动地执行工作时，而且在IC处于空闲时均是事实。具体来说，IC中的晶体管的特征尺寸小可能导致漏电电流，并由此在其它方面未执行任何工作的功能单元中导致功耗。

当IC的功能单元转为空闲时，功率管理硬件或软件可以采取多种动作来降低功耗。降低时钟频率或门控时钟可以降低动态功耗。降低供电电压可以产生功耗上的额外降低。在一些情况中，可以在功能单元处于空闲时对该功能单元进行门控(即，可以从其撤除电力)。这可以称为深度休眠状态。

可以通过执行多种动作来实现进入低功率或休眠状态。考虑例如具有多个处理器核心和其上执行的功率管理单元的SoC。将处理器核心置于休眠状态中执行的动作可以包括刷新将失去供电的任何高速缓存、关断来自锁相环(PLL)的电源、保存系统状态等。当进入低功率或休眠状态时，处理器核心可以保持在此处直到导致唤醒该核心的启动的外部中断或其它动作为止。

发明内容

公开了一种用于集成电路中的空闲阶段预测的方法和装置。在一个实施方案中，一种方法包括使集成电路(IC)的功能单元在活动状态的间隔与空闲状态的间隔之间循环。该方法还包括记录针对空闲状态的多个间隔的空闲状态持续时间的历史，并基于空闲状态持续时间的历史来预测空闲状态的下一个间隔的持续时间。

在一个实施方案中，一种IC包括被配置成在活动状态的间隔与空闲状态的间隔之间循环的功能单元。该IC还包括被配置成记录针对空闲状态的多个间隔的空闲状态持续时间的历史的预测单元。该预测单元还被配置成基于空闲状态持续时间的历史来预测空闲状态的下一个间隔的持续时间。

附图说明

阅读下文详细描述以及参见附图时，本发明的其它方面将变得明显，现在对附图进行简要描述。

图1是集成电路(IC)的一个实施方案的框图。

图2是图示IC的一个实施方案中的功能单元的操作的图；

图3是图示功率管理单元的一个实施方案和与之耦合的预测单元的一个实施方案的框图。

图4包括多个直方图以图示预测单元的各种实施方案使用的分段(binning)方法。

图5是图示用于基于平均值来预测空闲状态持续时间的方法的一个实施方案的流程图。

图6是图示用于基于最快增长段(bin)的确定来预测空闲状态持续时间的方法的一个实施方案的流程图。

图7是图示用于基于空闲状态持续时间的双峰分布来预测空闲状态持续时间的方法的一个实施方案的流程图。

图8是图示用于基于阈值分开的段对来预测空闲状态持续时间的方法的一个实施方案的流程图。

图9是图示用于使用分段方法来预测IC的功能单元的活动时间的方法的一个实施方案的流程图。

图10是图示计算机可读存储介质的一个实施方案的框图。

本文公开的主题易于设想多种修改和替代形式，而其特定实施方案在附图中通过实例的方式示出并将在本文予以详细描述。然而，应该理解，附图及其描述无意限制于所公开的特定形式，而相反，应涵盖落在所附权利要求定义的本公开的精神和范围内的所有修改、等效物和替代物。

具体实施方式

概述

本公开涉及用于基于先前空闲状态持续时间的历史预测IC的功能单元的下一个空闲状态的持续时间的多种方法。该预测信息可以用于多种目的，包括(但不限于)确定是否允许该功能单元进入某些低功率状态(例如，休眠状态)以及何时退出此类低功率状态。

在示范实施方案中，IC可以是具有多个处理器核心的芯片上系统(SoC)。SoC可以包括被配置成监视处理器核心的活动以确定是否有处理器核心已进入空闲状态的预测单元。空闲状态一般可以定义为其中IC的功能单元未在执行工作所处的状态。在处理器核心的情况中，可以采用多种方式来定义空闲状态，诸如处理器核心未在执行任何指令所处的状态。该预测单元可以包括确定处理器核心处于空闲状态的时间量的定时器，其中定时器在处理器核心恢复活动状态中的操作(例如，处理指令)时复位。当空闲状态的给定间隔结束时，预测单元可以记录该间隔的持续时间。该预测单元还可以将空闲状态的最近N个间隔(其中N是大于1的整数)的持续时间历史细分成段。使用段指示的信息，预测单元可以生成针对下一个空闲状态的持续时间的预测。