[发明专利]可配置通信控制器

权利要求书

1.一种通信控制器(500)，其包括：

物理接口(540)，其具有用于连接到通信介质(550)的端口，以及输出端，并且根据协议来操作以向所述输出端提供数据位序列；

反串行化器(560)，所述反串行化器具有：输入端，其连接到所述物理接口(540)的所述输出端；以及输出端，其用于响应于所述数据位序列在低频模式下以第一速率提供第一多个数据位并且在低延迟模式下以第二速率提供第二多个数据位，其中所述第一多个在数量上大于所述第二多个，并且所述第二速率高于所述第一速率；以及

接收块(570)，其具有连接到所述反串行化器(560)的所述输出端的输入端，以及输出端。

2.如权利要求1所述的通信控制器(500)，其中所述协议包括被称为高速外围组件互连(PCIE)标准的标准。

3.如权利要求2所述的通信控制器(500)，其中所述端口包括十六个PCIE数据通道。

4.如权利要求2所述的通信控制器(500)，其中所述第一多个位包括第三多个PCIE符号。

5.如权利要求4所述的通信控制器(500)，其中所述反串行化器(560)使用8b/10b编码和128b/130b编码中的所选编码来形成所述第三多个PCIE符号。

6.如权利要求1所述的通信控制器(500)，其中：

所述通信控制器(500)还包括具有输入端和输出端串行化器(530)，以及链路控制器(580)；

所述物理接口(540)还具有连接到所述串行化器(560)的所述输出端的输入端；

所述反串行化器(560)还具有输出端；并且

所述链路控制器(580)还具有连接到所述反串行化器(560)的所述输出端的输入端，以及连接到所述串行化器(530)的所述输入端的输出端，并且被配置来：

控制所述串行化器(530)、所述物理接口(540)和所述反串行化器(560)以确定链路速度，并且

根据所述链路速度确定所述第一速率和所述第二速率。

7.如权利要求1所述的通信控制器(500)，其还包括：

链路控制器(580)，其连接到所述反串行化器(560)，其中所述链路控制器包括用于选择所述低频模式和所述低延迟模式中的一个的至少一个模式寄存器(582)。

8.如权利要求7所述的通信控制器(500)，其中：

所述至少一个模式寄存器(582)包括用于针对对应的多个链路速度中的每一个来选择所述低频模式和所述低延迟模式中的一个的多个模式寄存器。

9.如权利要求1所述的通信控制器(500)，其还包括：

客户端接口(510)，其具有连接到所述接收块(570)的所述输出端的输入端，以及端口。

10.一种通信控制器(500)，其包括：

传输块(520)，其具有输入端，以及用于提供多个符号的序列的输出端；

串行化器(530)，所述串行化器具有：输入端，其连接到所述传输块(520)的所述输出端；以及输出端，其用于响应于所述多个符号的所述序列在低频模式下以第一速率提供第一多个符号并且在低延迟模式下以第二速率提供第二多个符号，其中所述第一多个在数量上大于所述第二多个，并且所述第二速率高于所述第一速率；以及

物理接口(540)，其具有连接到所述串行化器(530)的所述输出端的输入端，以及用于连接到所述通信介质(550)的端口，并且被配置来根据协议操作以提供数据位序列。

11.如权利要求10所述的通信控制器(500)，其中所述协议包括被称为高速外围组件互连(PCIE)标准的标准。

12.如权利要求11所述的通信控制器(500)，其中所述端口包括十六个PCIE数据通道。

13.如权利要求11所述的通信控制器(500)，其中所述第一多个位包括第三多个PCIE符号。

14.如权利要求13所述的通信控制器(500)，其中所述串行化器(530)使用8b/10b编码和128b/130b编码中的所选编码来向所述物理接口提供所述第一多个数据位和所述第二多个数据位中的一个。