[发明专利]用于脉冲宽度调制的调制器的载荷瞬变异步升压在审
| 申请号: | 201380065620.7 | 申请日: | 2013-11-15 |
| 公开(公告)号: | CN104919690A | 公开(公告)日: | 2015-09-16 |
| 发明(设计)人: | 菲利普·皮诺罗 | 申请(专利权)人: | 意法爱立信有限公司 |
| 主分类号: | H02M3/156 | 分类号: | H02M3/156 |
| 代理公司: | 北京同达信恒知识产权代理有限公司 11291 | 代理人: | 黄志华;何月华 |
| 地址: | 瑞士普朗*** | 国省代码: | 瑞士;CH |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 用于 脉冲宽度 调制 调制器 载荷 异步 升压 | ||
技术领域
本发明涉及电源管理单元(PMU)的领域,尤其涉及需要脉冲宽度调制控制器的电源管理单元。这样的PMU普遍用在许多设备中,但尤其是用在移动设备中,该移动设备诸如移动电话、智能手机、平板电脑以及其他类似的通信和数据处理设备。
背景技术
移动设备意味着对嵌入式电源管理单元的高约束。通常,这些电源管理单元由降压转换器组成,所述降压转换器由脉冲宽度调制(PWM)控制所定相的主时钟同步。图1示出了这种常规架构。
主时钟1(CLK)通过块2、块3、块4(PH1、PH2、PH3)进行相移。这些块中的每个块使时钟相位移动不同的值以便产生3个不同的时钟CLK_1、CLK_2、CLK_3。这些时钟中的每个时钟驱动各自的降压转换器5、降压转换器6、降压转换器7(分别为BUCK1、BUCK2、BUCK3)。在图1的基本示例中,仅描述3个降压转换器5、降压转换器6、降压转换器7。块PH1、块PH2、块PH3可因此在时钟之间强加60°相移。例如:
时钟CLK_1可对于主时钟CLK未移动。
时钟CLK_2可对于主时钟CLK移动+60°。
时钟CLK_3可对于主时钟CLK移动+120°。
通常,N是降压转换器的数量,驱动降压转换器BUCK_i的时钟CLK_i可移动360×i/N,其中,i∈[0,N-1]。这种架构防止所有的降压转换器在相同的时钟上升沿开始它们的导通周期,否则将导致电池上的大下冲。由于这个原因,降压转换器常被称为PWM同步电压模式控制。
图2示出了标准同步PWM电压模式控制DC/DC架构的高电平框图。输出电压Vout与基准电压Vref进行比较,并通过由电阻器Z1、电阻器Z2、电容器c和放大器(Amp)组成的补偿网络进行放大。无源元件Z1、无源元件Z2致力于整体环路的稳定性。在放大器(Amp)的输出端处,信号Verror与同步至时钟信号的上升沿的内部斜坡(Vramp)进行比较。
在时钟信号的开始,状态机SM操作锁存器L1以使PMOS 8通电并导通,时钟信号将同步地保持NMOS 9不导通(断开)。每当误差信号Verror与Vramp信号交叉时,状态机使PMOS 8断开,并切换锁存器L2以使NMOS 9通电为导通状态。NMOS导通周期的结束是由时钟周期的结束处的信号Vx所设置。这由图3进一步示出,图3示出了(自上而下)时钟10、信号Vx 11、斜坡Vramp 12和误差信号Verror 13以及PMOS和NMOS的输出(分别为CMD_P 14和CMD_N15)的时间线。
这种架构的重大缺陷是在高输出载荷瞬变的情况下,输出电压下冲。载荷瞬变性能不仅取决于输出滤波器L和C,而且取决于输出载荷瞬变阶跃和时钟上升沿之间的相位差(ΔTd)。由于对输出载荷瞬变阶跃和时钟上升沿之间的相位差的依赖,因此载荷瞬变性能可被影响30%。
高输出载荷瞬变越来越成为市场的需求。因此需要降低对高输出载荷瞬变性能的影响的技术方案。
发明内容
因此,本发明提供一种具有同步脉冲宽度调制(PWM)电压模式控制架构的PWM控制器,包括:
用于检测瞬变载荷的装置,以及
用于异步改变状态机的状态的装置。
所述PWM优选降低输出载荷瞬变阶跃和时钟上升沿之间的相位差以便最小化或防止输出电压下冲。优选地,这通过将PWM的放大器的输出施加到由瞬变载荷检测电路提供的瞬变载荷检测装置来实现。瞬变载荷检测电路可包括MOSFET或具有类似性能的晶体管,该MOSFET或具有类似性能的晶体管具有栅极端子,由放大器输出的误差电压信号被施加到所述栅极端子以在漏极端子处产生检测信号。
所述检测信号可被施加到延迟电路。延迟电路优选响应于快速变化的检测信号以产生用于控制PMOS晶体管和NMOS晶体管中的每个晶体管的导通状态的信号。所述信号可以是用于驱动锁存器控制每个相应的PMOS晶体管和NMOS晶体管的锁存信号。延迟电路在相对不同的时间产生每个锁存信号,即,延迟电路提供用于异步改变状态机的状态的装置。
为了使ΔTd最小化,MOSFET的源极连接到与电容器并联的载荷/源级电阻器。这在当电容器未导通时的稳态运行期间使源极和漏极处的电流最小化。然而,在快速转变时,电容器的行为好像使电阻器短路,以在MOSFET漏极端子处产生具有大大降低的相位延迟的检测信号。延迟电路几乎瞬时响应于检测信号以导致PMOS晶体管和NMOS晶体管的异步导通状态切换。
附图说明
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法爱立信有限公司,未经意法爱立信有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380065620.7/2.html,转载请声明来源钻瓜专利网。





