[发明专利]高可靠性存储器控制器

说明书

一种集成电路，其包括：存储器，其具有地址空间；和存储器控制器，其耦合到所述存储器以响应于接收到的存储器访问而访问所述地址空间。所述存储器控制器进一步访问所述地址空间的第一部分中的多个数据元素，和所述地址空间的第二部分中与所述多个数据元素对应的可靠性数据。

技术领域

本公开大致涉及集成电路，且更具体而言，涉及具有存储器控制器的集成电路。

发明背景

消费者持续要求具有更高性能和更低成本的计算机系统。为了解决更高性能的需求，计算机芯片设计者已开发了在单个芯片上具有多个处理器核心的集成电路。此外，已开发了各种晶粒(die)堆叠集成技术，其将多核集成微处理器和相关联的存储器芯片封装为单个组件。然而，存储器芯片易受各种故障条件的影响。在用于堆叠晶粒配置的存储器芯片的情况下，当永久性故障发生时，无法在不更换堆叠中的所有其它芯片的情况下容易地更换存储器芯片。

发明概要

提供了一种集成电路，其包括：存储器，具有地址空间；和存储器控制器，其耦合到存储器以响应于接收到的存储器访问而访问地址空间。存储器控制器进一步访问所述地址空间的第一部分中的多个数据元素，和所述地址空间的第二部分中与所述多个数据元素对应的可靠性数据。

还提供了一种集成电路，其包括存储器访问产生电路和存储器控制器。存储器访问产生电路在存储器的地址空间中产生数据元素的存储器访问。存储器控制器耦合到存储器以用于响应于接收到的存储器访问而访问地址空间。存储器控制器进一步访问地址空间的第一部分中的多个数据元素，和地址空间的第二部分中与多个数据元素对应的可靠性数据。

提供了一种方法，其中从请求器接收第一数据元素的写入访问。针对数据元素计算可靠性数据。将数据元素存储在地址空间的第一部分中，并将可靠性数据存储在地址空间的第二部分中。

附图简述

图1图示根据一些实施方案的实施物理存储器的第一多芯片模块的透视图。

图2图示根据一些实施方案的实施物理存储器的第二多芯片模块的透视图。

图3图示根据一些实施方案的形成具有高可靠性存储器控制器的集成电路的框图。

图4图示根据一些实施方案的图3的存储器的地址空间的表示。

图5图示根据一些实施方案的图3的存储器的地址空间的另一表示。

图6图示根据一些实施方案的图3的存储器的地址空间的另一表示。

图7图示根据一些实施方案的图3的存储器的地址空间的另一表示。

图8图示根据一些实施方案的写入数据的方法的流程图。

图9图示根据一些实施方案的读取数据的方法的流程图。

在以下描述中，在不同附图中的相同参考数字的使用指示相似或相同项目。除非另有说明，否则词语“耦合的”及其相关联的动词形式包括通过本领域中已知的方式进行的直接连接和间接电连接二者，且除非另有说明，否则直接连接的任何描述也暗含使用合适形式的间接电连接的替代实施方案。

具体实施方式

图1图示根据一些实施方案的实施物理存储器的第一多芯片模块的透视图。多芯片模块100大致包括多核处理器芯片120和存储器芯片堆叠140。存储器芯片堆叠140包括彼此上下堆叠的多个存储器芯片。如在图1中图示，存储器芯片堆叠140包括存储器芯片142、存储器芯片144、存储器芯片146和存储器芯片148。应注意，一般来说，存储器芯片堆叠140可包括比图1中图示的更多或更少的存储器芯片。存储器芯片堆叠140的每个单独的存储器芯片连接到存储器芯片堆叠140的其它存储器芯片，如适当的系统操作所需。存储器芯片堆叠140的每个单独的存储器芯片还连接到多核芯片120，如适当的系统操作所需。