[发明专利]高可靠性存储器控制器

权利要求书

1.一种集成电路(300)，其包括：

存储器(350)，其具有地址空间(600)；和

存储器控制器(340)，其耦合到所述存储器(350)以响应于接收到的存储器访问而访问所述地址空间，所述存储器控制器(340)进一步访问所述地址空间(600)的第一部分中的多个数据元素，和所述地址空间(600)的第二部分中与所述多个数据元素对应的可靠性数据，

其中：

所述地址空间(600)包括在所述地址空间(600)内具有一定顺序的多个存储体(610、620、630、640)；

所述地址空间(600)的所述第一部分包括多个组的预定数量的数据元素，其按所述顺序分布在所述多个存储体(610、620、630、640)之间，其中所述存储器由多个存储器芯片形成并且所述多个存储体中的每一个存储体具有用于存储数据元素的多个页面，其中在访问新页面之前，必须通过向所述存储体发布预充电命令来关闭先前页面，并且通过发布激活命令来打开所述新页面；且

所述地址空间的所述第二部分包括用于所述多个组中的每一个组中的每个相应数据元素的可靠性数据，其中，用于所述多个组中的每一组数据元素的可靠性数据位于紧随存储该组数据元素中的最后一个数据元素的第二存储体之后的第一存储体中。

2.根据权利要求1所述的集成电路(300)，其进一步包括：

存储器访问产生电路(320)，其用于产生所述存储器访问并将所述存储器访问提供到所述存储器控制器(340)。

3.根据权利要求2所述的集成电路(300)，其中：

所述存储器访问产生电路(320)包括中央处理单元核心。

4.根据权利要求2所述的集成电路(300)，其中：

将所述存储器访问产生电路(320)和所述存储器控制器(340)组合在单个集成电路晶粒(310)上。

5.根据权利要求1所述的集成电路(300)，其中：

所述存储器(350)包括布置在存储器芯片堆叠(140、240)中的多个存储器芯片(352、354、356、358)。

6.根据权利要求1所述的集成电路(300)，其中：

所述可靠性数据包括多个错误校正码(ECC)，其包括所述数据元素的每一个的至少一个错误校正码。

7.根据权利要求1所述的集成电路(300)，其中：

所述可靠性数据包括多个循环冗余校验(CRC)码，其包括所述数据元素的每一个的至少一个循环冗余校验码。

8.一种方法，其包括：

从请求器接收(810)数据元素的写入访问；

计算(820)所述数据元素的可靠性数据；以及

将所述数据元素存储(830)在地址空间(600)的第一部分中，并将可靠性数据存储(840)在所述地址空间(600)的第二部分中，

其中所述存储(830、840)包括：

于在所述地址空间(600)内具有一定顺序的多个存储体(610、620、630、640)之间划分所述地址空间(600)，其中存储器由多个存储器芯片形成并且所述多个存储体中的每一个存储体具有用于存储数据元素的多个页面，其中在访问新页面之前，必须通过向所述存储体发布预充电命令来关闭先前页面，并且通过发布激活命令来打开所述新页面；

将所述地址空间(600)的所述第一部分形成为多个组的预定数量的数据元素，其按所述顺序分布在所述多个存储体(610、620、630、640)之间；以及

形成所述地址空间(600)的所述第二部分包括用于所述多个组中的每一个组中的每个相应数据元素的可靠性数据，其中，用于所述多个组中的每一组数据元素的可靠性数据位于紧随存储该组数据元素中的最后一个数据元素的第二存储体之后的第一存储体中。