[发明专利]具有散布处理器DMA‑FIFO的处理系统

说明书

技术领域

本发明涉及计算机系统和数字信号处理器(DSP)，更特别地，涉及多处理器系统。

背景技术

以加快的速度执行软件任务的需求产生了对并行计算的需求。并行计算可以加速诸如电信、遥感、雷达、声纳、视频、影院和医疗成像等之类的应用中的多个复杂信号的处理。并行计算还可以提供更大的计算吞吐量并且可以克服串行计算方法的某些限制。计算系统的能力可以通过通常针对一组指定测试算法的性能度量来比较。所关注的主要性能度量一直为每秒计算量。但是，对于电池供电的或散热受限的装备，把每秒计算量除以能耗的度量可能更优选。

在理论上考虑，并行计算机或信号处理器可以由多个处理器、多个存储器以及一个或更多个互连通信网络组成。这些部件已经组合在论述并行处理器计算也称为多重处理的文献中介绍的许多不同的拓扑结构中。所有这些部件由于与导体迹线(电线)的充放电有关的内部延迟以及传输线效应而具有输入到输出的等待时间(latency)，其中所述传输线效应之一是信号不可能行进得比光速快。因此，更小的部件相比于体形更大的部件一般呈现更短的等待时间，并且具有更少部件的系统相比于具有更多计算部件的系统将呈现更短的平均等待时间。尽管系统中的更多部件可能增加平均等待时间，但是存在着布置计算以利用相邻元件之间的短等待时间的通信的技术，诸如流水线和脉动处理(systolic processing)。

近年来，在集成电路制造上的进展使得可以制作日益小型化的并行计算机部件。通过小型化，部件以更低的功耗、更高的速度和更短 的等待时间运行。因此数百个处理元件(PE)和支持存储器(SM)连同高带宽互连网络(IN)可以被装配在单个多处理器的集成电路(IC)芯片上。可以用这种多处理器芯片构建各种各样的并行计算机系统，范围从使用部分芯片的小系统到包括高速高容量存储器芯片的多芯片系统。

诸如计算机、数字信号处理器(DSP)和封闭装备中所嵌入的系统之类的数字电子系统越来越多地采用一个或更多个多处理器阵列(multi-processor array，MPA)。MPA可以宽松地定义为多个处理元件(PE)、支持存储器(SM)和高带宽互连网络(IN)。如本文所使用的，术语“处理元件”是指处理器或者中央处理器(CPU)、微处理器、或处理器内核。MPA中的阵列一词在其最宽泛的意义上用来意指由网络互连的多个计算单元(每个都包含处理和存储器资源)，其中所述网络具有在包括圆形维度(圈或环)的一个、二个、三个或更多个维度中可用的连接。注意，更高维度的MPA可以映射到具有更少维度的制造介质上。例如，具有四维(4D)超立方体形状的MPA可以映射到硅集成电路(IC)芯片的3D堆叠上，或者映射到单个2D芯片或甚至计算单元的1D线上。低维度的MPA也可以映射到更高维度的介质。例如，计算单元的1D线可以以蜿蜒的形状布置在IC芯片的2D平面上，或者绕进芯片的3D堆叠中。MPA可以包含多种类型的计算单元以及处理器和存储器的散布的布置。在宽泛意义上，MPA还包括MPA的层次或嵌套布置，尤其是由互连的IC芯片组成的MPA，其中IC芯片包含也可以具有更深的层次结构的一个或更多个MPA。

一般来说，用于计算机和数字信号处理器(DSP)的存储器按这样的层次组织：顶部是快速存储器，层次向下每级是更慢却更高容量的存储器。在MPA中，在层次顶部的支持存储器位于每个PE附近。每个支持存储器可以专门只保持指令或只保持数据。特定PE的支持存储器可以对该PE是私有的或者与其他PE共享。

存储器层次再向下可以具有更大的共享存储器，该共享存储器典型地由半导体同步动态随机存取存储器(SDRAM)组成，SDRAM具 有比与每个PE相邻的支持存储器的位容量大许多倍的位容量。存储器层次再向下是闪存、磁盘和光盘。

如上所述，多处理器阵列(MPA)可以包括处理元件(PE)、支持存储器(SM)以及支持PE和/或存储器之间的高带宽数据通信的主互连网络(PIN或仅仅IN)的阵列。在图1和图2中例示了MPA的各种实施例，下面会进行描述。一般地，PE具有用于缓冲输入数据和输出数据的寄存器、指令处理单元(IPU)以及用于对数据执行算术和逻辑功能的装置，外加用于与系统的其他部分通信的若干交换机和端口。IPU从存储器取得指令，对它们进行解码，并设置适当的控制信号以移动数据进出PE以及对数据执行算术和逻辑功能。仅因为包含大MPA的每个IC芯片的PE数量大，所以适合于大MPA的PE一般比通用处理器(GPP)能效更高。