[发明专利]具有散布处理器DMA‑FIFO的处理系统

权利要求书

1.一种系统，包括：

多个处理器，每个处理器包括多个处理器端口；以及

多个能配置的通信元件，以散布的方式耦接到所述多个处理器，其中每个能配置的通信元件包括：

多个通信端口；

路由引擎，耦接到所述多个通信端口；

多个存储器，其中每个存储器耦接到处理器的子集；

多个直接存储器访问DMA引擎，其中所述多个DMA引擎中的每个DMA引擎耦接到所述多个通信端口中的相应的一个通信端口，并且其中每个DMA引擎被配置为：

在所述多个存储器的子集和所述通信端口中的相应的一个通信端口之间传送数据；并且

处理所传送的数据；

其中所述多个DMA引擎的一个或更多个子集中的每个子集被配置为对所述多个存储器中的存储器的公共部分进行操作，以实现多个先进先出FIFO缓冲区之一；

其中所述多个DMA引擎的所述一个或更多个子集中的给定子集中的每个DMA引擎被配置为：

接收多个输入数据流中的各自的输入数据流；以及

对各自的数据流执行各自的计算，以生成多个数据签名中的各自的数据签名；

DMA控制器，被配置为：

控制所述多个DMA引擎中的一个或更多个DMA引擎的操作；并且

控制所述多个DMA引擎的所述一个或更多个子集中的一个子集；

其中为了控制所述多个DMA引擎中的一个或更多个DMA引擎的操作，DMA控制器还被配置为在所述多个输入数据流之间对数据进行重排序，并且比较所述多个数据签名，其中该比较的结果可供应用软件使用。

2.根据权利要求1所述的系统，其中所述多个DMA引擎包括多个DMA读取DMAR引擎和多个DMA写入DMAW引擎；并且，其中DMA控制器还被配置为使得所述多个DMAR引擎中的给定的一个DMAR引擎能够耦合到所述多个DMAW引擎中的给定的一个DMAW引擎。

3.根据权利要求1所述的系统，其中，为了处理所传送的数据，所述多个DMA引擎中的每个DMA引擎还被配置为对所传送的数据执行以下中的至少一个：循环冗余校验操作、奇偶校验操作、移位操作、提取操作或过滤操作。

4.根据权利要求1所述的系统，其中，DMA控制器还被配置为针对所述多个DMA引擎中的每个DMA引擎支持多个读取步幅。

5.根据权利要求1所述的系统，其中，DMA控制器还被配置为针对所述多个DMA引擎中的每个DMA引擎支持多个写入步幅。

6.根据权利要求1所述的系统，其中，对所述多个DMA引擎的所述一个或更多个子集的选择是能编程的。

7.根据权利要求1所述的系统，其中，所述多个FIFO缓冲区中的每个FIFO缓冲区的缓冲区存储器地址参数是能编程的。

8.一种用于操作多处理器系统的方法，该方法包括：

在多个处理器上执行至少一个程序，每个处理器包括至少一个运算逻辑单元、指令处理单元以及多个处理器端口；

其中执行至少一个程序包括：

至少所述多个处理器的子集通过多个能配置的通信元件彼此通信，所述多个处理器的所述子集中的每一个耦接到多个存储器中的相应的一个，每个能配置的通信元件包括多个通信端口、第一存储器以及路由引擎；以及

控制耦接到所述多个存储器中的一个或更多个存储器的多个直接存储器访问DMA引擎，其中所述多个DMA引擎中的每个DMA引擎被配置为在所述通信端口和所述多个存储器中的被选择的通信端口和存储器之间传送数据；

通过所述多个DMA引擎的给定子集中的每个DMA引擎接收多个输入数据流中的各自的输入数据流；

通过所述多个DMA引擎的所述给定子集中的每个DMA引擎来对各自的数据流执行各自的计算，以生成多个数据签名中的各自的数据签名；

其中，控制所述多个DMA引擎包括针对所述多个DMA引擎的所述子集中的给定DMA引擎，在所述多个输入数据流之间对数据进行重排序，并且比较所述多个数据签名，其中该比较的结果可供所述至少一个程序使用。

9.根据权利要求8所述的方法，其中，所述多个DMA引擎包括多个DMA读取DMAR引擎和多个DMA写入DMAW引擎。