[发明专利]用于对非易失性存储器进行编程的动态位线偏压

说明书

背景技术

本技术涉及非易失性存储器。

在各种电子设备中使用半导体存储器已变得日益流行。例如，在蜂窝电话、数字摄影机、个人数字助理、移动计算设备、非移动计算设备以及其他设备中使用非易失性半导体存储器。电可擦除可编程只读存储器(EEPROM)和闪存存储器都属于最流行的非易失性半导体存储器。与传统的全功能EEPROM相比，使用闪存存储器(也是一种类型的EEPROM)，可以在一个步骤中擦除整个存储器阵列的内容或存储器的一部分的内容。

传统的EEPROM和闪存存储器二者都利用了浮栅，该浮栅位于半导体基底中的沟道区之上并且与其绝缘。该浮栅位于源极区与漏极区之间。控制栅极设置在浮栅之上并且与其绝缘。由此形成的晶体管的阈值电压(Vth)由浮栅上所保留的电荷量控制。亦即，在晶体管被接通以许可在它的源极与漏极之间进行传导之前，必须施加给控制栅极的最小电压量由浮栅上的电荷电平控制。

一些EEPROM和闪存存储设备具有用于存储两种范围的电荷的浮栅，因此存储元件可以在两种状态例如擦除状态和编程状态之间被编程/擦除。这样的闪存存储设备有时被称为二进制闪存存储设备，这是因为每个存储元件可以存储一位数据。

通过识别多个有区别的容许/有效编程阈值电压范围来实现多状态(也称为多层)闪存存储设备。每个有区别的阈值电压范围与编码在存储设备中的数据位的集合的预定值对应。例如，当每个存储元件可以被放置在与四个有区别的阈值电压范围对应的四个离散的电荷带中的一个电荷带中时，该存储元件可以存储两位数据。

特别地，当存储设备缩小时，需要用于准确地对阈值电压范围进行编程的技术。

附图说明

图1是使用单行/列解码器和读/写电路的非易失性存储系统的框图。

图2A描绘了在图1的存储器阵列155中的NAND闪存存储器单元的块以及关联的感测块SB0、SB1和SB2。

图2B描绘了图2A的NAND串的横截面图。

图3A是描绘了图1的感测块SB0的一个实施方式的框图。

图3B是描绘了作为对图3A中描绘的四个数据锁存器的集合的替选的三个数据锁存器的集合的框图。

图3C是描绘了作为对图3A中描绘的四个数据锁存器的集合的替选的五个数据锁存器的集合的框图。

图3D是描绘了作为对图3A中描绘的四个数据锁存器的集合的替选的两个数据锁存器的集合的框图。

图4A和图4B描绘了具有快速编程模式和慢速编程模式的一遍编程操作。

图5A至图5C描绘了两遍编程操作，其中在第二遍时使用快速编程模式和慢速编程模式。

图6A至图6D描绘了三遍编程操作，其中在第三遍时使用快速编程模式和慢速编程模式。

图7A描绘了在使用快速编程模式和慢速编程模式的编程操作中由于图7B中描绘的编程电压和图7C中描绘的位线电压导致的存储元件的Vth的进展，其中，在慢速编程模式期间使用单个位线电压。

图8A描绘了使用快速编程模式和慢速编程模式的编程操作，在慢速编程模式中根据对慢速编程模式中的编程脉冲的计数来使用位线电压。

图8B提供了有关图8A的步骤812的示例细节，在步骤812中，在数据锁存器中重用位组合以提供对慢速编程模式中的编程脉冲的附加计数。

图8C描绘了下述编程操作，在该编程操作中随着编程操作前进针对不同目标数据状态进行验证操作并且可以根据编程进度重用位组合。

图9A描绘了在使用快速编程模式和慢速编程模式的编程操作中由于图9B中描绘的编程电压和图9C中描绘的位线电压导致的存储元件的Vth的进展，其中，在慢速编程模式期间根据对慢速编程模式中的编程脉冲的计数来使用具有公共步长的不同位线电压Vbl_s1、Vbl_s2和Vbl_s3。

图9D描绘了在图9C的慢速编程模式中使用的位线电压根据Vpg步长的变化。

图10A描绘了可以在慢速编程模式中使用的位线电压，其中在两个编程脉冲期间使用相同位线电压Vbl_s1，在此之后，在随后编程脉冲期间使用更高位线电压Vbl_s2。

图10B描绘了可以在慢速编程模式中使用的位线电压，其中在慢速编程模式期间使用具有逐步更小的步长的不同位线电压Vbl_s2和Vbl_s3。