[发明专利]使用由载体铜箔支撑的薄铜箔制作封装体的方法

说明书

相关申请的交叉引用

本公开要求2012年8月8日提交的美国临时专利申请No.61/680,943、2012年8月8日提交的美国临时专利申请No.61/680,932和2013年8月8日提交的美国专利申请No.13/962,731的优先权，这些申请的公开内容通过引用并入本文。

技术领域

本公开的实施例涉及集成电路领域，并且更具体地涉及用于半导体芯片封装的技术、结构和配置。

背景技术

这里提供的背景技术描述用于一般性地呈现本公开的上下文的目的。当前所称的发明人的工作在本背景技术章节中描述该工作的程度上，以及在提交时可能不会被另外认定为现有技术的本描述的方面，既不明确地也不隐含地被承认为相对于本公开的现有技术。

微电子器件利用持续变得越来越小的封装布置。随着这种封装布置变得更小，与这种封装体相关联的稳定性和物理强度会受到损害。例如，利用可剥离载体箔创建封装体，在完成封装体后该可剥离载体箔被去除，这会使封装体的底部相当易损坏。因而，可以提供包围该封装体的模制体(mold)，以由此为封装体提供附加强度。然而，当在完成封装体后去除可剥离载体箔时，各种组件可能随着可剥离载体箔的去除而从模制体中脱出或“弹出”。

发明内容

在一个实施例中，提供了一种创建封装体的方法，该方法包括：提供初始基底，其中初始基底包括载体箔、功能性铜箔以及在载体箔与功能性铜箔之间的界面释放层；在功能性铜箔上构建铜部分；将芯片附接到第一铜部分；将芯片耦合到第二铜部分；利用模制体密封至少芯片和铜部分；以及去除载体箔和界面释放层。

在一个实施例中，提供了一种封装体，该封装体包括：功能性铜箔；附接到功能性铜箔的铜部分；附接到第一铜部分的芯片，其中芯片被耦合到第二铜部分；模制体，密封至少芯片和铜部分，其中功能性铜箔的在铜部分之间的部分被去除使得露出每个铜部分的底表面，并且其中模制体密封在露出的铜部分的底表面与功能性铜箔之间的铜部分。

附图说明

通过下面结合附图的详细描述，将容易地理解实施例。在附图的图中通过示例的方式而不是通过限制的方式来图示实施例。

图1A至图1H示意性地图示了根据各种实施例的用于创建单层封装体的各种步骤。

图1I至图1K和图4图示了根据各种实施例的可以被执行以创建另一单层封装体的附加步骤。

图2A至图2H示意性地图示了根据各种实施例的用于创建另一单层封装体的各种步骤。

图3是图示根据各种实施例的用于创建单层封装体的方法的示例的流程图。

图5A至图5G示意性地图示了根据各种实施例的用于创建单层封装体的各种步骤。

图6是图示根据各种实施例的用于创建单层封装体的方法的示例的流程图。

具体实施方式

图1A至图1H图示了根据各种实施例的用于创建单层封装体100的各种步骤。关于图1A，图示了初始基底，在单层封装体的制造过程中初始基底利用由载体箔支撑的薄铜箔。初始基底包括可剥离的载体铜箔102。在其它实施例中，载体铜箔102可以由不同的金属制成。界面释放层104将载体铜箔102耦合到薄的功能性铜箔106。界面释放层104通常由铬或类似材料制成。界面释放层104防止薄的功能性铜箔106粘贴到可剥离的载体铜箔102，并且因此允许载体铜箔102从薄的功能性铜箔106的剥离和更容易的释放。通常，薄的功能性铜箔106具有仅几微米的厚度，而载体铜箔102具有几十微米的厚度。

图1B图示了光刻步骤，其中对光致抗蚀剂层(未示出)进行显影，由此产生光致抗蚀剂部分108的图案。图1C图示了在薄的功能性铜箔106上进行铜镀覆的步骤，由此产生位于光致抗蚀剂部分108之间的铜部分110a、110b、110c。图1B和图1C中所示的光致抗蚀剂部分108和铜部分110a、110b、110c的布置仅是一个示例，并不旨在进行限制。如果期望，可以包括更多或更少的光致抗蚀剂部分108和铜部分110a、110b、110c。