[发明专利]非易失性半导体存储装置

权利要求书

1.一种非易失性半导体存储装置，包括电性绝缘的多个浮栅，和第一位线及第二位线，各所述浮栅构成了单元，其特征在于，

各所述单元包括：读取晶体管，其用于读取相应于所述浮栅内的电荷存在与否的电压；编程晶体管，其向所述浮栅注入电荷；擦除晶体管，其从所述浮栅抽出电荷；控制电容器，其调节所述浮栅的电位，所述浮栅延伸在所述读取晶体管、所述编程晶体管、所述擦除晶体管及所述控制电容器的各活性区域上，

其中，一个所述单元具有所述第一位线通过开关晶体管连接到所述读取晶体管上、所述第二位线直接连接到所述编程晶体管上的结构，

与所述一个单元成对的另一所述单元具有所述第二位线通过开关晶体管连接到所述读取晶体管上、所述第一位线直接连接到所述编程晶体管上的结构。

2.根据权利要求1所述的非易失性半导体存储装置，其特征在于，在各单元中，

所述擦除晶体管形成为N型阱或者P型阱，所述控制电容器形成为与所述擦除晶体管相同极性的、不同的N型阱或者P型阱，

所述读取晶体管、所述开关晶体管及所述编程晶体管形成为与所述擦除晶体管及所述控制电容器不同极性的P型阱或者N型阱。

3.根据权利要求1或2所述的非易失性半导体存储装置，其特征在于，包括：

擦除栅极线，在各所述浮栅上设置的所述擦除晶体管上一律地施加共用的电压；

源极线，在各所述浮栅上设置的所述读取晶体管上一律地施加共用的电压。

4.根据权利要求1至3中任一项所述的非易失性半导体存储装置，其特征在于，

由所述一个单元和所述另一单元构成一位，

在各所述单元上设置的各所述开关晶体管上分别连接有栅极线，各所述开关晶体管独立地被进行导通截止控制。

5.根据权利要求1至4中任一项所述的非易失性半导体存储装置，其特征在于，

所述第一位线连接到SRAM单元的一个存储节点上，所述第二位线连接到与所述SRAM单元的所述一个存储节点互补的另一存储节点上，

由所述SRAN单元和、所述一个单元及所述另一单元的两个单元构成一位。