[发明专利]非易失性半导体存储装置

说明书

技术领域

本申请涉及非易失性半导体存储装置，涉及用于消除存储器单元阵列和参考单元阵列的驱动负载电容的不匹配的配置构成以及电路构成。

背景技术

近年来，伴随着电子设备、尤其是移动电话(智能手机)、便携式音乐播放器、数码相机、平板终端等的需求增加，非易失性半导体存储装置的需求不断提高，实现大容量化、小型化、快速改写、快速读出、低消耗动作的技术开发正在积极开展。

目前主打的非易失性存储器为闪存，但改写时间为微秒或毫秒级，从而成为阻碍搭载有非易失性存储器的成套设备的性能提升的要因。

近年来，与闪存相比可实现快速·低消耗改写的新的非易失性存储器的开发正在积极开展。例如有将变阻型元件用作存储元件的变阻型存储器(ReRAM：Resistive Random Access Memory)等。变阻型存储器可以实现改写时间为纳秒级这样的快速改写，而且改写时所需的电压在闪存中需要10V以上，但在变阻型存储器中能够实现1.8V左右的改写，从而可以实现非易失性存储器的低耗电化。

在专利文献1以及非专利文献1中公开了变阻型存储器的读出电路构成。变阻型存储器的存储器单元通过变阻元件和单元晶体管的串联连接来构成。变阻元件根据保存数据(“0”数据、“1”数据)而在例如1KΩ～1MΩ的电阻值的范围内被设定为低电阻值或高电阻值，由此来存储数据。利用在变阻元件的电阻值为低电阻的情况下存储器单元电流变大、在变阻元件的电阻值为高电阻的情况下存储器单元电流变小的特性，由读出放大器电路在读出动作时探测该存储器单元电流差异，从而读出被保存在存储器单元中的数据。

在此，为了由读出放大器电路来判定存储器单元电流的大小，使用了用于生成基准电流的参考单元。读出放大器电路通过比较存储器单元电流和参考单元电流，来判定保存在存储器单元中的数据。参考单元通过例如多晶硅电阻元件所形成的固定电阻元件和单元晶体管的串联连接来构成。将参考单元的固定电阻元件的电阻值设定为对存储器单元的变阻元件设定的低电阻值和高电阻值的中间值，从而读出动作时的参考单元电流成为“0”数据和“1”数据的存储器单元电流的中间值的电流值，因此读出放大器电路可以判定保存在存储器单元中的数据。

存储器单元和读出放大器利用位线来连接，参考单元和读出放大器利用参考位线来连接。为了比较单元电流和参考单元电流来进行读出，需要使位线和参考位线的负载电阻相匹配。为此，首先需要使位线和参考位线的布线宽度、布线长度变为相同。但是，由于位线连接有多个存储器单元，相对于此，参考位线仅连接有参考单元，因此只是使布线宽度、布线长度变为相同，负载电阻会相差较大。作为其解决方法，一般为通过将虚拟的存储器单元连接至参考位线从而使参考位线的负载电阻与位线相匹配的方法。并且，为了进行高效的布局，一般在存储器单元阵列内配置参考位线的虚拟存储器单元。在此情况下，为了确保存储器单元阵列内的图案均匀性，在虚拟存储器单元中也设置变阻元件。

此外，在变阻型存储器等中，为了能够使变阻元件切换为高电阻状态和低电阻状态，最初需要进行被称为赋能(forming)的动作。在赋能中，向变阻元件施加比通常的改写高的电压。由此，在赋能前为超高电阻状态的变阻元件可切换为高电阻状态和低电阻度状态。

在先技术文献

专利文献

专利文献1：日本特开2004-234707号

非专利文献

非专利文献1：“A 4Mb Conductive-Bridge Resistive Memory with2.3GB/sRead-Throughput and 216MB/sProgram Throughput”，2011IEEE International Solid-State Circuits Conference Digestof Technical Papers，P210-211

发明内容

发明要解决的课题

然而，前述的现有变阻型非易失性存储器存在以下所示的课题。即，在以变阻型存储器等非易失性存储器来进行快速读出的情况下，若等待直至单元电流、参考单元电流饱和到一定值为止之后再利用读出放大器来进行比较，则需要耗费时间，因此在单元电流、参考单元电流饱和到一定值之前的过渡状态时利用读出放大器来进行比较。为了在过渡状态下进行读出，需要使位线和参考位线的驱动负载电容相匹配。