[发明专利]非易失性半导体存储装置

权利要求书

1.一种非易失性半导体存储装置，具备：

字线；

第一数据线；

第二数据线；

多个存储器单元，具有被连接在所述第一数据线与所述第二数据线之间且被串联连接的第一单元晶体管以及第一变阻元件，所述第一单元晶体管的栅极与所述字线连接；

参考字线；

第一参考数据线；

第二参考数据线；

参考单元，具有被连接在所述第一参考数据线与所述第二参考数据线之间且被串联连接的第二单元晶体管以及电阻元件，所述第二单元晶体管的栅极与所述参考字线连接；和

虚拟存储器单元，具有第三单元晶体管以及第二变阻元件，

在所述虚拟存储器单元中，所述第二变阻元件的两端与所述第一参考数据线连接，所述第三单元晶体管的一端与所述第二变阻元件的一端连接。

2.一种非易失性半导体存储装置，具备：

字线；

第一数据线；

第二数据线；

多个存储器单元，具有被连接在所述第一数据线与所述第二数据线之间且被串联连接的第一单元晶体管以及第一变阻元件，所述第一单元晶体管的栅极与所述字线连接；

参考字线；

第一参考数据线；

第二参考数据线；

参考单元，具有被连接在所述第一参考数据线与所述第二参考数据线之间且被串联连接的第二单元晶体管以及电阻元件，所述第二单元晶体管的栅极与所述参考字线连接；和

虚拟存储器单元，具有第三单元晶体管，

所述虚拟存储器单元的所述第三单元晶体管的一端与所述第一参考数据线连接。

3.根据权利要求1或2所述的非易失性半导体存储装置，其中，

所述第三单元晶体管的未与所述第一参考数据线连接的一端为开路状态，栅极与所述字线连接。

4.根据权利要求1或2所述的非易失性半导体存储装置，其中，

所述第一单元晶体管、所述第二单元晶体管和所述第三单元晶体管的栅极氧化膜厚相同。

5.根据权利要求1或2所述的非易失性半导体存储装置，其中，

所述第一单元晶体管、所述第二单元晶体管和所述第三单元晶体管的栅极沟道长度以及栅极沟道宽度相同。

6.根据权利要求1或2所述的非易失性半导体存储装置，其中具备：

读出放大器，对所述多个存储器单元中保存的数据进行判定；和

列选通器，对所述第一数据线和所述第一参考数据线进行选择来与所述读出放大器连接。

7.根据权利要求1或2所述的非易失性半导体存储装置，其中具备：

读出放大器，对所述多个存储器单元中保存的数据进行判定；和

列选通器，对所述第二数据线和所述第二参考数据线进行选择来与所述读出放大器连接。

8.根据权利要求1或2所述的非易失性半导体存储装置，其中，

所述第一数据线以及所述第二数据线当中的至少任一者与所述参考字线正交地被布线，

所述第一参考数据线以及所述第二参考数据线当中的至少任一者与所述字线正交地被布线。

9.根据权利要求1所述的非易失性半导体存储装置，其中，

在所述虚拟存储器单元中，所述第一参考数据线包含分别在所述第二变阻元件的上层和下层的布线层相互平行地被布线的第一以及第二布线，

所述第二变阻元件的一端与所述第一布线连接，另一端与所述第二布线连接，

所述第一布线以及第二布线每隔多个所述字线而被短路。

10.根据权利要求1或2所述的非易失性半导体存储装置，其中，

所述多个存储器单元是所述第一变阻元件由变阻型元件形成的变阻型存储器单元。

11.根据权利要求1或2所述的非易失性半导体存储装置，其中，

所述多个存储器单元是所述第一变阻元件由磁阻变化型元件形成的磁阻变化型存储器单元。

12.根据权利要求1或2所述的非易失性半导体存储装置，其中，

所述多个存储器单元是所述第一变阻元件由相变型元件形成的相变型存储器单元。

13.根据权利要求1或2所述的非易失性半导体存储装置，其中，

所述虚拟存储器单元具备布线层以及与布线层连接的接触件，

多个所述虚拟存储器单元以与配置所述多个存储器单元的间隔实质上相同的间隔被配置。