[发明专利]用于非易失性存储器的互补解码

权利要求书

1.一种存储器设备，其包括：

第一晶体管，其具有耦合到第一输入节点的控制栅极，其中当所述第一晶体管经配置为低阻抗状态时，所述第一晶体管将存储器阵列的一部分耦合到感测电路；以及

第二晶体管，其具有耦合到组合所述第一输入节点的信号与第二输入节点的信号的逻辑门的控制栅极，其中当所述第二晶体管经配置为低阻抗状态时，所述第二晶体管将所述存储器阵列的一部分耦合到编程电路；

其中所述第一晶体管及所述第二晶体管包括不同类型的晶体管；且

其中所述逻辑门经配置以使得：当所述第一晶体管经配置为处于高阻抗状态时，所述第二晶体管经配置为处于高阻抗状态，当所述第一晶体管经配置为处于低阻抗状态且所述第二输入节点的所述信号具有第一逻辑电平时，所述第二晶体管经配置为处于高阻抗状态，且当所述第一晶体管经配置为处于低阻抗状态且所述第二输入节点的所述信号具有不同于所述第一逻辑电平的第二逻辑电平时，所述第二晶体管经配置为处于低阻抗状态。

2.根据权利要求1所述的存储器设备，其中所述第一晶体管及所述第二晶体管包括一对互补晶体管。

3.根据权利要求1所述的存储器设备，其中所述第一晶体管包括n型场效应晶体管且其中所述第二晶体管包括p型场效应晶体管。

4.根据权利要求1或2所述的存储器设备，其中所述存储器设备包括存储器装置的解码器电路。

5.根据权利要求1或2所述的存储器设备，其进一步包括：

输出节点，其中所述输出节点经耦合以响应于所述第一输入节点的所述信号及所述第二输入节点的所述信号而提供高阻抗状态、所述感测电路的感测电压及所述编程电路的编程电压中的一者；

其中所述逻辑门包括耦合到所述第一输入节点的第一输入、耦合到所述第二输入节点的第二输入，及一输出；

其中所述第一晶体管耦合于所述感测电路与所述输出节点之间，且其中所述第一晶体管的所述控制栅极耦合到所述第一输入节点；且

其中所述第二晶体管耦合于所述编程电路与所述输出节点之间，且其中所述第二晶体管的所述控制栅极耦合到所述逻辑门输出。

6.根据权利要求5所述的存储器设备，其中所述存储器阵列的所述部分通过所述输出节点耦合到所述第一晶体管及所述第二晶体管。

7.根据权利要求5所述的存储器设备，其中所述逻辑门包括“与非”门逻辑电路。

8.根据权利要求5所述的存储器设备，其中所述第二晶体管响应于所述第一输入节点及所述第二输入节点中的至少一者处于无效电平而被去激活，且其中所述第一晶体管及所述第二晶体管响应于所述第一输入节点及所述第二输入节点同时处于作用电平而同时被激活。

9.根据权利要求1或2所述的存储器设备，其中所述存储器设备包括存储器装置且其中所述存储器装置进一步包括：

存储器单元阵列；以及

控制器，其经配置以提供所述第一输入节点的所述信号及所述第二输入节点的所述信号，其中所述第一输入节点的所述信号及所述第二输入节点的所述信号是响应于所述存储器设备的特定操作模式而提供的。

10.根据权利要求9所述的存储器设备，其中所述控制器进一步经配置以同时将所述第一晶体管及所述第二晶体管激活；同时将所述第一晶体管及所述第二晶体管去激活；或同时将所述第一晶体管激活且将所述第二晶体管去激活。

11.根据权利要求5所述的存储器设备，其中所述存储器设备经配置以将所述存储器设备的所述输出节点选择性地耦合到所述存储器阵列的相应多个阵列线中的一者。

12.根据权利要求11所述的存储器设备，其中所述多个阵列线包括多个存取线或多个数据线中的一者。