[发明专利]标记形成方法和器件制造方法

说明书

技术领域

本发明涉及在衬底的标记形成区域中形成标记的标记形成方法、和使用该标记形成方法的器件制造方法。

背景技术

半导体器件典型地包含形成在衬底上的多层电路图案，为了在半导体器件的制造工序中使这些多层电路图案相互正确地对位，在衬底的规定层的标记形成区域中形成定位用或对位用的定位标记。在衬底为半导体晶片(以下也简称为晶片。)的情况下，定位标记也被称为晶片标记。

半导体器件的以往的最微细的电路图案使用干法或液浸光刻工序(其中使用例如曝光波长为193nm的干法或液浸法的曝光装置)形成。可预想认为，即使组合以往的光刻和最近开发的双重图形(double patterning)工艺，也难以形成例如比22nm节点(node)更微细的电路图案。

对此，最近提出了如下方案：通过利用嵌段共聚物(Block Co-Polymer)的定向自组装(Directed Self-Assembly)，在使用光刻工序形成的图案间生成纳米级的微细结构(亚光刻结构)，形成比当前的光刻技术的分辨率极限更微细的电路图案(例如参照专利文献1或日本特开2010-269304号公报)。嵌段共聚物的经图案化的结构也已作为微结构域(微相分离结构域)已知，或作为简称的结构域(domain)已知。作为定向自组装的方法，已知有制图外延法(graphoepitaxy)。

现有技术文献

专利文献

专利文献1：美国专利申请公开第2010/0297847号说明书

发明内容

发明要解决的问题

通过利用嵌段共聚物的定向自组装，从而可在衬底的某层上形成纳米级的微细电路图案。并且，有时也要求在该层中与电路图案一起形成定位标记。然而，当仅用以往的方法形成定位标记时，由于嵌段共聚物的自组装而在定位标记本身上也会形成不可预期的微细结构，且在之后的工序中该定位标记的检测变得困难，于是衬底的层间重合精度有可能下降。

本发明的方式鉴于上述事实，其目的在于提供一种可在利用嵌段共聚物的自组装形成电路图案时使用的标记形成技术。

用于解决问题的手段

根据本发明的第一方式，提供一种标记形成方法，包含：在具有被加工层的衬底的该被加工层上，形成能够附着包含嵌段共聚物的聚合物层的中间层，所述被加工层包含器件图案形成区域和标记形成区域；除去形成在该标记形成区域上的该中间层的一部分；在该标记形成区域上曝光第一标记像，基于该标记像形成包含凹部的第二标记；以及在该衬底的该被加工层上涂布该包含嵌段共聚物的聚合物层。

另外，根据第二方式，提供一种器件制造方法，包含：在衬底的标记形成层上曝光第一标记像，基于该第一标记像形成包含凸的线部的第二标记；在该衬底的形成了该第二标记的区域中该凸的线部以外的部分涂布包含嵌段共聚物的聚合物层；使该聚合物层形成自组装区域；选择性地除去该自组装区域的一部分；以及使用该除去后的该自组装区域加工该衬底的该标记形成层。

另外，根据第三方式，提供一种器件制造方法，包含：使用第一或第二方式的标记形成方法在衬底上形成层间的对位用标记；使用该对位用标记进行对位，曝光该衬底；处理该经曝光的衬底。

发明的效果

根据本发明的方式，在利用嵌段共聚物的自组装形成电路图案时，能够与该电路图案一起形成标记。

附图说明

图1的(A)是表示在实施方式中使用的图案形成系统的主要部分的框图，(B)是表示图1的(A)中的曝光装置100的概略结构的图。

图2是表示第一实施方式的晶片的某器件层的俯视图，(B)是表示图2的(A)的一个晶片标记和一部分电路图案的放大俯视图。

图3是表示第一实施方式的图案形成方法的流程图。

图4的(A)、(B)、(C)、(D)、(E)、(F)以及(G)是分别表示在图案形成工序中逐渐变化的晶片图案的一部分的放大剖视图。

图5的(A)表示涂布了中性层的晶片表面的一部分的放大俯视图，(B)是除去了中性层的一部分的状态下的晶片表面的一部分的放大俯视图。

图6的(A)表示第2实施方式的光罩的标记图案的一部分的放大俯视图，(B)是表示图6的(A)中的透射区域的图案的放大图。

图7的(A)是表示第二实施方式的抗蚀剂图案的一部分的放大俯视图，(B)是表示图7的(A)的凹区域的放大图，(C)是表示图形化的疏液层的一部分的放大图。