[发明专利]针对非易失性存储器的写入数据保存

说明书

背景技术

本公开内容涉及用于非易失性存储器的技术。

半导体存储器已变得日益流行于在各种电子设备中使用。例如，在蜂窝电话、数字摄影机、个人数字助理、移动计算设备、非移动计算设备以及其他设备中使用非易失性半导体存储器。电可擦除可编程只读存储器(EEPROM)和快闪存储器位列最流行的非易失性半导体存储器当中。与传统的全功能EEPROM相比，使用快闪存储器(也是一种类型的EEPROM)，可以在一个步骤中擦除整个存储器阵列的内容或存储器的一部分的内容。可以将存储元件的阵列划分成大量的存储元件的块。

传统的EEPROM和快闪存储器两者都利用浮置栅极，该浮置栅极位于半导体基板中的沟道区之上并且与其绝缘。浮置栅极位于源极区与漏极区之间。控制栅极设置在浮置栅极上并且与其绝缘。由此形成的晶体管的阈值电压(Vth)由浮置栅极上所保留的电荷量控制。亦即，在晶体管被接通以允许在它的源极与漏极之间进行传导之前必需施加给控制栅极的最小电压量由浮置栅极上的电荷电平控制。由此，可以通过将参考电压施加给存储元件的控制栅极并且通过感测在存储元件的漏极与源极之间流过的电流的量值对存储元件进行读取。

可以通过向存储元件的控制栅极施加适当的编程电压来对存储元件进行编程。典型地，在编程操作期间施加给控制栅极的编程电压Vpgm被施加为量值随时间增加的一系列脉冲。在每个编程脉冲之后测量存储元件中的晶体管的阈值电压(Vth)，以确定存储元件是否被编程。当给定存储元件通过验证时，锁定该存储元件以防止进一步被编程。

一些设备具有被包括在同一存储器设备中作为一个或更多个存储器管芯的存储器控制器。在控制器与一个或更多个存储器管芯之间传送命令和数据。对于一些传统技术而言，首先将要被编程到存储器管芯上的存储元件中的数据存入存储器管芯上的数据锁存器。

然而，在一些传统技术中，在编程期间数据锁存器中的数据会丢失。作为一个示例，在编程数据原始被存入的锁存器中的一个锁存器中记录针对给定存储元件的验证状态。然而，这意味着原始编程数据在编程处理期间丢失。因此，对于一些传统技术而言，如果编程差错出现，则不能从数据锁存器恢复原始编程数据。

一个可能的恢复模式是：在编程正在进行中时控制器保存编程数据。因此，在编程失败之后，控制器可以将数据重新编程到其他存储元件。然而，这种恢复模式占据控制器存储器(如，数据锁存器)。因此，在完成编程之前，控制器不能释放该存储器。

用于数据恢复的另一个可能的方法是：控制器首先缓冲存储器管芯上的缓存区中的编程数据。该缓存区可以是用于短期数据存储的存储元件。然而，在每个编程操作之前，将数据编程到缓存区中存在有性能损失。此外，来自缓存存储元件的数据需要被读回，并且在该方法中还需要差错位校正(ECC)。

附图说明

图1A是NAND串的一个实施方式的俯视图。

图1B是NAND串的等效电路图。

图2示出了可以包括一个或更多个存储器管芯或芯片的非易失性存储设备。

图3是描绘了感测块的一个实施方式的框图。

图4描绘了图2的存储器阵列中的NAND快闪存储器单元的块。

图5A描绘了八状态存储器设备的阈值电压分布的示例组，其中每个存储元件存储三位数据。

图5B示出了Vt分布可以部分交叠。

图6A描绘了根据一个实施方式的四状态存储器设备的阈值电压分布的示例组，其中每个存储元件存储两位数据。

图6B和图6C描绘了根据一个实施方式的两遍编程序列。

图7A、图7B及图7C描绘了根据一个实施方式的三遍编程序列的一个实施方式。

图8A、图8B及图8C描绘了其中在开始其他状态之前对C状态编程的三遍编程序列的一个实施方式。

图9A示出了另一两遍编程技术的第一遍的一个实施方式。

图9B示出了图9A的两遍编程技术的第二遍的一个实施方式。

图9C描绘了在编程操作的一个实施方式期间向所选择的字线施加的一系列编程脉冲和验证脉冲。

图10是描述了编程处理的一个实施方式的流程图，该编程处理包括一个或更多个验证步骤。

图11是在对非易失性存储器编程时将编程数据保存在锁存器中的处理的一个实施方式的流程图。

图12A是在编程和验证非易失性存储器时操作数据锁存器的处理的一个实施方式的流程图。