[发明专利]功率状态转换期间高效存储/恢复状态信息的方法及设备

说明书

处理器被描述为具有精简电路，其含有用于从存储器接收信息的第一接口，该信息描述了：i)功率域的内部状态信息的各个地址；ii)当功率域掉电时存储内部状态信息的存储器的各个地址；以及，iii)用于在功率域和当功率域掉电时内部状态信息被存储的位置之间传输状态信息的元数据。

发明领域

本发明的领域主要涉及计算系统，且更具体来说，涉及在功率状态转换期间高效存储/恢复状态信息的方法及设备。

背景

图1示出了标准多核处理器设计100的架构。如图1中所见，处理器包括：1)多个处理器核101_1至101_N；2)互连网络102；3)末级缓存系统103；4)存储控制器104以及I/O中枢105。每个处理核包含一个或多个用于执行程序代码指令的指令执行流水线。互连网络102用于将核101_1至101_N中的每一个互连至彼此以及其他元件103，104，105。

末级缓存系统103在指令和/或数据被放至系统存储器106之前用作处理器100中的最后一层缓存。存储器控制器104从/至系统存储器108读/写数据和指令。I/O中枢105管理处理器和“IO”设备(如非易失性存储设备和/或网络接口)之间的通信。端口106源自于互连网络102以连接多个处理器，使得具有超过N核的系统可以被实现。图形处理器107执行图形计算。为方便起见，其他具有意义的功能模块(锁相环(PLL)电路，功率管理电路等)在图1中未被绘出。

随着计算机系统的功耗开始受到关注，大多现今的系统包括精巧的功率管理功能。一种常见的构架是同时定义“性能”状态和“功率”状态。处理器的性能是其在设定时间周期内的工作能力。处理器的性能状态越好，在设定时间周期内其所做的工作越多。处理器的性能可以在运行时(runtime)期间通过改变其内部时钟速度和电压水平来进行调节。处理器的功耗随着其性能的提升而增加。

处理器不同的性能状态对应着不同的时钟设定和内部电压设定，从而实现不同的性能与功耗间的折衷。根据高级配置和功率接口(ACPI)标准，不同的性能状态被标以不同的“P数值”：P0、P1、P2……P_R,其中，P0代表最高性能和功耗状态，而P_R代表处理器能够工作的最低功耗水平。“P_R”中的“R”意味着不同的处理器可被配置具有不同数量的性能状态。

与性能状态相对，功率状态很大程度上是用来定义处理器不同的“休眠模式”。根据ACPI标准，C0状态是仅有的处理器能工作的功率状态。因此，对于要进入任何性能状态(P0至P_R)的处理器，该处理器必须处在C0功率状态中。当没有工作要做，而处理器将被置于休眠时，该处理器可被置于数个不同的功率状态C1、C2……CM中的任一个，其中每个功率状态代表一个不同的休眠等级，而相应的，需要不同长短的时间来切换回到可操作的C0功率状态。这里，不同的休眠等级意味着处理器休眠期间不同的功率节省。

因此，更深层的休眠等级对应着更慢的内部时钟频率和/或更低的内部供电电压和/或更多接收更慢时钟频率和/或更低供电电压的逻辑模块。C数值的增加对应着更深层的休眠等级。因此，比如，处在C2功率状态的处理器相比处在C1状态的处理器可具有更低的内部供电电压和更多被关闭的逻辑模块。因为更深层的功率状态对应着更高的频率和/或电压摆幅和/或更多数量需要被开启的逻辑模块以回到C0状态，更深层的功率状态也花费更长时间以回到C0状态。

附图说明

本发明是以示例而非限制附图图形的方式进行说明，其中相同的参考指代类似的元素，而其中：

图1示出了一种处理器；

图2示出了一种功率状态的层次结构和相应的功率域；

图3示出了描述所述功率状态层次结构和相应功率域的表格信息；

图4a示出了一种具有用以保存功率域内部状态的精简电路的处理器实施例；

图4b示出了一种用以保存功率域内部状态信息的精简流程；