[发明专利]具有基于锗的有源区及其释放蚀刻钝化表面的非平面半导体器件

说明书

技术领域

本发明的实施例涉及半导体器件领域，具体而言，涉及具有基于锗的有源区及其释放蚀刻钝化表面的非平面半导体器件。

背景技术

过去几十年中，集成电路中部件的规模缩小是日益增长的半导体工业背后的驱动力。到越来越小的部件的规模缩小实现了功能单元在半导体芯片的有限基板面上增大的密度。例如，收缩晶体管尺寸允许在芯片上包含增大数量的存储器件，导致制造出具有增大容量的产品。但对于更大容量的驱策并非没有问题。优化每一个器件的性能的必要性变得日益显著。

由基于锗的材料系统构成的半导体器件由于低有效质量以及减小的杂质扩散在晶体管沟道中提供了尤其高的空穴迁移率。这种器件提供了高驱动电流性能，对于将来的低功率、高速逻辑应用显得很有前途。但在基于锗的器件的领域中仍旧需要相当大的改进。

另外，在集成电路器件的制造中，诸如三栅晶体管之类的多栅晶体管和诸如纳米线之类的环栅器件的随着器件尺寸不断缩小而变得更为普遍。已经尝试了许多不同技术来减小这种晶体管的沟道或外电阻。但在沟道或外电阻抑制领域中仍旧需要相当大的改进。此外，已经尝试了许多不同技术来以诸如SiGe、Ge、III-V族材料的非Si沟道材料制造器件。但仍旧需要相当大的工艺改进来将这些材料集成到Si晶圆上。

附图说明

图1A示出了沿多线半导体器件的沟道区的非钝化释放蚀刻过程的横截面图。

图1B示出了沿单线半导体器件的沟道区的非钝化释放蚀刻过程的横截面图。

图2示出了根据本发明的实施例的沿多线半导体器件的沟道区的钝化释放蚀刻过程的横截面图。

图3A是根据本发明的实施例的具有末端硫钝化的基于锗的半导体结构的示意图。

图3B是根据本发明的实施例的具有桥接硫钝化的基于锗的半导体结构的示意图。

图4A示出了根据本发明的实施例的具有基于锗的有源区及其释放蚀刻钝化表面的基于纳米线的半导体结构的三维横截面图。

图4B示出了根据本发明的实施例的沿a-a’轴的图4A的基于纳米线的半导体结构的横截面沟道图。

图4C示出了根据本发明的实施例的沿b-b’轴的图4A的基于纳米线的半导体结构的横截面间隔体视图。

图5A-5F示出了根据本发明的实施例的表示制造CMOS纳米线半导体结构的方法中的不同操作的三维横截面图。

图6示出了根据本发明的实施例的具基于锗的有源区及其释放蚀刻钝化表面的非平面半导体器件的斜角图。

图7示出了根据本发明的一个实现方式的计算设备。

具体实施方式

将说明具有基于锗的有源区及其释放蚀刻钝化表面的非平面半导体器件。在以下说明中，阐述了多个特定细节，例如特定集成和材料状况，以便提供对本发明的实施例的透彻理解。对于本领域技术人员来说，显然，本发明的实施例的实践可以无需这些特定细节。在其他实例中，没有详细说明诸如集成电路设计布局的公知的特征，以免不必要地使得本发明的实施例模糊不清。而且，会理解，附图中所示的不同实施例是说明性表示，不一定按照比例绘制。

以下说明的一个或多个实施例针对用于形成含锗(Ge)纳米线架构的方案。例如，在一个实施例中，本文所述的一个或多个器件可以表征为基于Ge的器件、纳米带器件、纳米线器件、非平面晶体管或其组合。具体而言，一个或多个实施例针对从Ge/SiGe、Ge/Si、SiGe/SiGe或SiGe/Si多层叠置体执行矩形含Ge纳米线的释放。使用充当牺牲层蚀刻剂和Ge钝化剂的基于氢硫化物的化学物质(例如，氢硫化铵)允许在蚀刻过程中保留含Ge纳米线材料，因而生成了矩形纳米线或纳米带。

例如为了完全暴露出用于环栅制造的纳米线的沟道区而释放纳米线的早期尝试仅使用了充当牺牲层蚀刻剂的化学物质。这种解决方案会导致含Ge沟道材料的损失，因而阻碍了具有方角的矩形含Ge纳米线的形成。传统化学物质在牺牲层蚀刻过程中没有有效地钝化Ge。例如，在以前用于消耗牺牲层的蚀刻条件下，易于氧化并蚀刻Ge。因而，如果在蚀刻过程中没有适当地钝化Ge，它就有可能以相当大的速率连同牺牲层一起被消耗掉。