[发明专利]异步模数转换器

说明书

技术领域

本发明总体涉及模数转换器(ADC)，并且更具体地涉及异步ADC。

背景技术

图1图示说明了常规的同步ADC 100n。在操作中，模拟信号AIN通过滤波器/驱动器102(其通常是抗混叠滤波器)来滤波和/或放大并且被提供给采样保持(S/H)电路104。然后该S/H电路104能够基于来自定时电路110的信号周期性地(通常在如图2所示的等距采样时刻)对模拟信号AIN进行采样。然后转换电路106(其可以是一种量化器)能够使用来自定时电路110的时钟或定时信号将已采样的模拟信号AIN转化成具有量化水平的数字表现形式(即如图2所示)。输出电路108(其可以包括数字校正电路如平均器)生成最终数字信号DOUT。

ADC 100还可以被修改为“电平交叉(level-crossing)”ADC 150，如图3所示。在此，S/H电路104和转换电路106分别由比较电路154(其可以包括比较器)和转换电路156替换。对于该ADC 150，其确定模拟信号AIN变得大于(或小于)已知的量化水平的时刻(如图4所示)。基于这些时刻，可以生成数字信号DOUT。

然而，ADC 100和150中的每一个都存在某些缺点。一个缺点是定时电路110的功率消耗可能较高，因为ADC 100和150中的每一个都可能采用大量的器件(即比较器)或者可能以非常高的速率进行过采样以实现期望的分辨率。因此，存在对改进的ADC的需求。

常规电路的一些示例为：美国专利第6,404,372号；美国专利第6,850,180号；美国专利第7,466,258号；以及Grimaldi等人的“A10-bit 5kHz level crossing ADC”，2011 20th European Conf.on Circuit Theory and Design(ECCTD),pp.564-567。

发明内容

一个实施例提供一种装置。该装置包括：比较电路，其被配置为接收模拟信号；基准电路，其被耦合到比较电路并且被配置为将多个基准信号提供给比较电路；转换电路，其被耦合到比较电路并且被配置为检测比较电路的输出的变化；时间数字转换器(TDC)，其被耦合到比较电路；定时器，其被耦合到比较电路；输出电路，其被耦合到转换电路和TDC，其中该输出电路被配置为输出模拟信号的同步数字表现形式和模拟信号的异步数字表现形式中的至少一个；以及模数转换器(ADC)，其被耦合到转换电路、定时器和TDC，其中该ADC被配置为在已过去预定时段后被定时器使能。

根据一个实施例，比较电路进一步包括多个比较器，其中每个比较器被耦合到定时器、转换电路和基准电路，并且其中每个比较器被配置为接收模拟信号。

在各种实施例中，TDC可以被配置为生成与ADC的采样时刻对应的时间戳。

TDC被配置为生成输出电路的时间戳。

转换电路可以进一步包括多个转换逻辑电路，其中每个转换逻辑电路被耦合在至少一个比较器和输出电路之间。

基准电路可以进一步包括：基准逻辑电路；以及被耦合在基准逻辑电路与比较电路之间的基准发生器。

基准发生器可以进一步包括多个数模转换器(DAC)，其中每个DAC被耦合在基准逻辑电路与至少一个比较器之间。

还提供一种方法实施例。该方法包括：接收模拟信号；将模拟输入信号与第一和第二基准信号进行比较以生成第一比较结果；寄存第一比较结果和对应于该第一比较结果的第一时间戳；根据第一比较结果生成数字信号的第一部分；如果比较结果在预定间隔内保持基本相同，则使能ADC在采样时刻生成第二比较结果；生成对应于该采样时刻的第二时间戳；寄存第二比较结果和第二时间戳；以及根据第二比较结果生成该数字信号的第二部分。

根据一个实施例，第二基准信号大于第一基准信号，并且其中该方法进一步包括：如果模拟信号变得大于第二基准信号，则生成反映模拟信号已经变得大于第二基准信号的第三比较结果；寄存第三比较结果和对应于第三时间比较结果的第三时间戳；根据第三比较结果生成数字信号的第三部分；以及生成大于第二基准信号的第三基准信号。

在各种实施例中，该方法可以进一步包括：如果模拟信号变得小于第一基准信号，则生成反映模拟信号已经变得小于第一基准信号的第四比较结果；寄存第四比较结果和对应于第四时间比较结果的第四时间戳；根据第四比较结果生成数字信号的第四部分；以及生成小于第一基准信号的第四基准信号。