[发明专利]异步模数转换器有效
| 申请号: | 201380044975.8 | 申请日: | 2013-08-30 |
| 公开(公告)号: | CN104604140B | 公开(公告)日: | 2018-02-23 |
| 发明(设计)人: | G·迪亚加拉占;U·达斯古普塔;V·戈皮纳坦 | 申请(专利权)人: | 德克萨斯仪器股份有限公司 |
| 主分类号: | H03M1/12 | 分类号: | H03M1/12 |
| 代理公司: | 北京纪凯知识产权代理有限公司11245 | 代理人: | 赵蓉民 |
| 地址: | 美国德*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 异步 转换器 | ||
1.一种装置,其包括:
比较电路,其被配置为接收模拟信号;
基准电路,其被耦合到所述比较电路并且被配置为将多个基准信号提供给所述比较电路;
转换电路,其被耦合到所述比较电路并且被配置为检测所述比较电路的输出的变化;
时间数字转换器即TDC,其被耦合到所述比较电路;
定时器,其被耦合到所述比较电路;
输出电路,其被耦合到所述转换电路以及所述TDC,其中所述输出电路被配置为输出所述模拟信号的同步数字表现形式和所述模拟信号的异步数字表现形式中的至少一个;以及
模数转换器即ADC,其被耦合到所述转换电路、所述定时器以及所述TDC,其中所述ADC被配置为在已过去预定时段后被所述定时器使能。
2.根据权利要求1所述的装置,其中所述比较电路进一步包括多个比较器,其中每个比较器被耦合到所述定时器、转换电路以及所述基准电路,并且其中每个比较器被配置为接收所述模拟信号。
3.根据权利要求2所述的装置,其中所述TDC被配置为生成对应于所述ADC的采样时刻的时间戳。
4.根据权利要求2所述的装置,其中所述TDC被配置为生成所述输出电路的时间戳。
5.根据权利要求4所述的装置,其中所述转换电路进一步包括多个转换逻辑电路,其中每个转换逻辑电路被耦合在至少一个所述比较器与所述输出电路之间。
6.根据权利要求5所述的装置,其中所述基准电路进一步包括:
基准逻辑电路;以及
基准发生器,其被耦合在所述基准逻辑电路与所述比较电路之间。
7.根据权利要求6所述的装置,其中所述基准发生器进一步包括多个数模转换器即DAC,其中每个DAC被耦合在所述基准逻辑电路与至少一个所述比较器之间。
8.一种方法,其包括:
接收模拟信号;
将所述模拟输入信号与第一和第二基准信号进行比较以生成第一比较结果;
寄存所述第一比较结果和对应于所述第一比较结果的第一时间戳;
根据所述第一比较结果生成数字信号的第一部分;
如果所述比较结果在预定间隔内保持基本相同,则使能ADC以便在采样时刻生成第二比较结果;
生成对应于所述采样时刻的第二时间戳;
寄存所述第二比较结果和所述第二时间戳;以及
根据所述第二比较结果生成所述数字信号的第二部分。
9.根据权利要求8所述的方法,其中所述第二基准信号大于所述第一基准信号,并且其中所述方法进一步包括:
如果所述模拟信号变得大于所述第二基准信号,则生成反映所述模拟信号已经变得大于所述第二基准信号的第三比较结果;
寄存所述第三比较结果和对应于所述第三比较结果的第三时间戳;
根据所述第三比较结果生成数字信号的第三部分;以及
生成大于所述第二基准信号的第三基准信号。
10.根据权利要求9所述的方法,其中所述方法进一步包括:
如果所述模拟信号变得小于所述第一基准信号,则生成反映所述模拟信号已经变得小于所述第一基准信号的第四比较结果;
寄存所述第四比较结果和对应于所述第四比较结果的第四时间戳;
根据所述第四比较结果生成数字信号的第四部分;以及
生成小于所述第一基准信号的第四基准信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司,未经德克萨斯仪器股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380044975.8/1.html,转载请声明来源钻瓜专利网。





