[发明专利]用于验证堆叠式半导体装置的测试装置

说明书

技术领域

本发明的实施例一般涉及计算装置，并且更具体地涉及验证堆叠式半导体装置。

背景技术

当验证半导体装置时，理想的是在接近类似其目标应用的条件下测试该装置(即，被测装置(DUT))。诸如存储器模块之类的一些装置具有利用短小、快速数据传送通道的“堆叠式”设计，这些通道不可能在当前测试环境中进行仿真。需要一种当在这样的装置的组装封装中包括且利用这样的装置时，能够对其通道性能进行仿真的测试解决方案。这些测试装置将在组件的组装之前更好地验证组件以及使组件合格，并且允许在DUT上执行更加实际的性能测试。

附图说明

下面的描述包括对附图的讨论，附图具有通过本发明的实施例的实现的示例给出的说明。应理解附图作为示例而非作为限制。如本文中所使用的，要将对一个或多个“实施例”的引用理解为描述在本发明的至少一个实现中包括的具体特征、结构或特性。因此，本文中出现的诸如“在一个实施例中”或“在备选实施例中”之类的短语描述本发明的各种实施例和实现，并且不一定都指的是相同的实施例。但是，它们也不一定相互排斥。

图1是按照本发明的一个实施例的装置测试系统环境的框图。

图2是按照本发明的实施例要由测试装置验证的多芯片封装装置的框图。

图3A-图3B是按照本发明的一个实施例从HDI基板形成的测试板的说明。

图4是按照本发明的一个实施例从HDI基板形成并且包括多个装置插口的测试板的框图。

下面是某些细节和实现的描述，包括可描绘下面描述的一些或全部实施例的附图的描述，以及讨论本文呈现的发明构思的其它潜在实施例或实现。下面提供本发明的实施例的概览，接下来是参考附图更详细的描述。

具体实施方式

本发明的实施例描述用于利用具有从高密度互连(HDI)基板形成的电互连的测试仪器的设备、系统和方法。HDI技术一般跨过常规印刷电路板(PCB)技术和封装基板技术之间的技术鸿沟。HDI基板是用于安装和互连集成电路装置的多层基板。电信号可通过在基板的多层内形成的传导性互连在HDI基板上安装的装置之间进行路由。传导性互连一般包括金属互连和通孔，其中每个通孔在层之间穿过以将来自一层的金属互连耦合到来自另一层的金属互连。

如下所述，通过利用HDI基板，本发明的实施例实现“取出(breaking out)”多层(可能是封装通道的路由层的两倍或三倍)上的信号针；但是，可选择传输线的几何因素和其它因素以确保诸如阻抗和串扰之类的通道参数接近仿真最后的装置封装。

在下面的描述中，陈述了多个具体细节以提供实施例的全面理解。但是，本领域的技术人员会认识到，本文中描述的技术能够无需所述具体细节中的一个或多个来实施，或者利用其它方法、组件、材料等来实施。在其它实例中，为了避免模糊某些方面，没有详细示出或描述公知的结构、材料或操作。

该说明书通篇对“一个实施例”或“实施例”的提及意味着结合该实施例描述的具体特征、结构或特性被包括在本发明的至少一个实施例中。因此，在该说明书的通篇的各种位置出现的短语“在一个实施例中”或“在实施例中”不一定都指的是相同的实施例。另外，具体特征、结构或特性可以在一个或多个实施例中以任意适合的方式组合。

图1是按照本发明的一个实施例的装置测试系统环境的框图。在该实施例中，系统100包括测试板102，所述测试板102用于可通信地将被测装置(DUT)104耦合到装置控制器112、电源114和测试仪器110。

当测试诸如存储器模块之类的装置时，期望创建一种允许测试仪器110与装置的输入/输出(I/O)直接接口的测试固定装置。实现该测试的所述测试平台可称作工作台电验证板(Bench Electrical Validation Board)。这些测试板被设计成最小化诸如阻抗不匹配、介电损耗和铜损耗、寄生电感/电容和串扰之类的通道缺陷，以在仪器和半导体之间提供最直接的电接入。针对这些测试板的现有技术解决方案当测试多芯片封装(MCP)装置(诸如如下所述的图2的装置275)时，没有充当系统性能的有效预测器。

本发明的实施例在测试板102中利用HDI技术，以模仿用于DUT 104的目标CPU或主机封装，使得工作台验证能够仿真组装封装的通道性能。该HDI“顺应性板”允许测试仪在组装之前更好地验证组件且使组件合格，并且允许工作台上的更加实际的性能余量测试。