[发明专利]包含具有低带隙包覆层的沟道区的非平面半导体器件

权利要求书

1.一种半导体器件，包括：

设置在衬底上方的由多条纳米线构成的竖直排列，所述多条纳米线中的每一条纳米线都包括具有第一带隙的内部区域和包围所述内部区域的外部包覆层，所述包覆层具有第二较低带隙；

设置在所述纳米线中的每一条纳米线的沟道区上并且完全包围所述纳米线中的每一条纳米线的沟道区的栅极叠置体，所述栅极叠置体包括被设置在所述包覆层上并且包围所述包覆层的栅极电介质层和被设置在所述栅极电介质层上的栅极电极；以及

设置在所述纳米线的所述沟道区的任一侧上的源极区和漏极区。

2.根据权利要求1所述的半导体器件，其中，所述包覆层包括适合于传播波函数且具有低电阻的材料。

3.根据权利要求2所述的半导体器件，其中，每一个沟道区的所述内部区域包括适合于实质上阻止电流从源极区流向漏极区的材料。

4.根据权利要求1所述的半导体器件，其中，所述包覆层和所述内部区域的材料对选自于由InGaAs/InP、GaAs/AlGaAs以及InSb/AlInSb构成的组。

5.根据权利要求1所述的半导体器件，其中，所述包覆层是富含锗的，并且所述内部区域是富含硅的。

6.根据权利要求1所述的半导体器件，其中，所述包覆层具有适合于传播波函数的主要部分并且抑制所述波函数的重要部分进入每一个沟道区的所述内部区域的厚度。

7.根据权利要求6所述的半导体器件，其中，所述包覆层的厚度大约在50-100埃的范围中。

8.根据权利要求1所述的半导体器件，其中，所述源极区和所述漏极区形成在所述纳米线中的每一条纳米线的部分内。

9.根据权利要求1所述的半导体器件，其中，每一条纳米线的所述源极区和所述漏极区相对于彼此是分离的，所述半导体器件还包括：

包围分离的所述源极区中的每一个源极区的导电性源极接触部；以及

包围分离的所述漏极区中的每一个漏极区的导电性漏极接触部。

10.根据权利要求1所述的半导体器件，其中，所述栅极电介质层是高-k栅极电介质层，并且所述栅极电极是金属栅极电极。

11.一种半导体器件，包括：

设置在衬底上方并且包括三维半导体基体的异质结构，所述三维半导体基体具有沟道区，所述沟道区包括具有第一带隙的内部区域和至少部分地包围所述内部区域的外部包覆层，所述包覆层具有第二较低带隙；

设置在所述沟道区上并且至少部分地包围所述沟道区的栅极叠置体，所述栅极叠置体包括设置在所述包覆层上的栅极电介质层和设置在所述栅极电介质层上的栅极电极；以及

设置在所述三维半导体基体中的且位于沟道区的任一侧上的源极区和漏极区。

12.根据权利要求11所述的半导体，其中，所述包覆层完全包围所述沟道区的所述内部区域，并且所述栅极叠置体完全包围所述沟道区。

13.根据权利要求11所述的半导体，其中，所述包覆层仅部分地包围所述沟道区的所述内部区域，并且所述栅极叠置体仅部分地包围所述沟道区。

14.根据权利要求11所述的半导体器件，其中，所述包覆层包括适合于传播波函数且具有低电阻的材料。

15.根据权利要求14所述的半导体器件，其中，所述沟道区的所述内部区域包括适合于实质上阻止电流从源极区流向漏极区的材料。

16.根据权利要求11所述的半导体器件，其中，所述包覆层和所述内部区域的材料对选自于由InGaAs/InP、GaAs/AlGaAs以及InSb/AlInSb构成的组。

17.根据权利要求11所述的半导体器件，其中，所述包覆层是富含锗的，以及所述内部区域是富含硅的。

18.根据权利要求11所述的半导体器件，其中，所述包覆层具有适合于传播波函数的主要部分并且抑制所述波函数的重要部分进入所述沟道区的所述内部区域的厚度。

19.根据权利要求18所述的半导体器件，其中，所述包覆层的厚度大约在50-100埃的范围中。

20.根据权利要求11所述的半导体器件，其中，所述栅极电介质层是高-k栅极电介质层，并且所述栅极电极是金属栅极电极。