[发明专利]以对字线的顺序选择对3D非易失性存储器进行擦除有效
申请号: | 201380043266.8 | 申请日: | 2013-08-09 |
公开(公告)号: | CN104813407B | 公开(公告)日: | 2018-06-08 |
发明(设计)人: | 西颖·科斯塔;胜·于;罗伊·E·朔伊尔莱因;李海波;曼·L·木伊 | 申请(专利权)人: | 桑迪士克科技有限责任公司 |
主分类号: | G11C16/14 | 分类号: | G11C16/14;G11C11/56;G11C16/24;G11C16/34;H01L27/11551;H01L29/792 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 王珊珊 |
地址: | 美国德*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 擦除周期 控制栅极电压 存储元件 擦除 沟道 隧穿 非易失性存储器 选择栅极晶体管 空穴 电荷捕获层 擦除操作 存储设备 施加电压 顺序选择 栅极感应 堆叠式 受驱端 预充电 漏极 泄漏 狭窄 创建 | ||
1.一种用于对3D堆叠式非易失性存储设备(100)中的存储元件的串执行擦除操作的方法,所述存储元件的串在存储器孔中竖直延伸,所述方法包括:
通过给所述串(NS0-NS3;NS8-NS11,1100)的一端(232,240)施加预充电电压来对所述串的沟道(1102,1152)预充电,所述串包括多个选中的存储元件(1110,1115,1120,1125,1130,1160,1165,1170,1175以及1180);以及
此后,通过下述操作来擦除每个选中的存储元件:给所述串的所述一端施加高于所述预充电电压的擦除电压以将所述沟道充电为更高,同时将所述选中的存储元件的控制栅极电压配置成在相应的擦除周期中激励对所述选中的存储元件的擦除,其中每个所述擦除周期的开始时间或持续时间中的至少一个是基于所述选中的存储元件在所述串中的位置,并且所述控制栅极电压被配置为使得相应的擦除周期交叠。
2.根据权利要求1所述的方法,其中:
每个相应的擦除周期的所述开始时间和所述持续时间是基于所述选中的存储元件在所述串中的所述位置。
3.根据权利要求1或2所述的方法,其中:
针对每个选中的存储元件,当沿所述选中的存储元件的所述串距所述串的所述一端的距离越大时,所述开始时间越迟。
4.根据权利要求3所述的方法,其中:
随着沿所述选中的存储元件的所述串距所述串的所述一端的所述距离变大,所述开始时间以逐步更小的增量增大。
5.根据权利要求1或2所述的方法,其中:
针对每个选中的存储元件,当沿所述选中的存储元件的所述串距所述串的所述一端的距离越大时,所述相应的擦除周期越长。
6.根据权利要求5所述的方法,其中:
随着沿所述选中的存储元件的所述串距所述串的所述一端的所述距离变大,所述相应的擦除周期以逐步更小的增量增大。
7.根据权利要求1所述的方法,其中:
所述给所述串的一端施加预充电电压通过所述串的所述一端处的选择栅极的栅极感应漏极泄漏对所述沟道充电。
8.根据权利要求7所述的方法,其中:
针对每个选中的存储元件,相应的所述开始时间是基于所述选中的存储元件正下方的所述沟道的区域被预期为达到预定电压的时刻。
9.根据权利要求1所述的方法,其中:
被配置成激励对所述选中的存储元件的擦除的所述控制栅极电压为下述电压:所述电压与所述沟道中的电压相比足够低以引起空穴从所述沟道隧穿进入所述选中的存储元件的电荷捕获区。
10.根据权利要求1或9所述的方法,其中:
将所述控制栅极电压配置成激励擦除包括:驱动所述控制栅极电压从浮动电平或受驱电平下降到低电平。
11.根据权利要求10所述的方法,还包括:
针对每个选中的存储元件,在所述相应的擦除周期结束时,驱动所述控制栅极电压从所述低电平升高至阻碍对所述选中的存储元件的擦除的电平,所述阻碍对所述选中的存储元件的擦除的电平与所述沟道中的电压相比足够高以阻碍空穴从所述沟道隧穿进入所述选中的存储元件的电荷捕获区。
12.根据权利要求1、2、4、6、7、8、9或11所述的方法,其中:
所述选中的存储元件被布置在组中,其中所述组在远离所述串的所述一端的方向上逐步更大,每个所述组具有共同的开始时间或持续时间中的至少一个。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桑迪士克科技有限责任公司,未经桑迪士克科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380043266.8/1.html,转载请声明来源钻瓜专利网。