[发明专利]用于鳍式晶体管的高迁移率应变沟道

说明书

本发明公开了用于将高迁移率应变沟道并入到鳍式晶体管(例如，诸如双栅极、三栅极等的FinFET)中的技术，其中将应力材料包覆到所述鳍状物的沟道区域上。在一个示例性实施例中，将硅锗(SiGe)包覆到硅鳍状物上以提供要求的应力，尽管也可以利用其它鳍状物和包覆材料。所述技术与典型的工艺流程兼容，并且包覆沉积可以发生在工艺流程内的多个位置处。在一些情况下，利用在所述沟道中压缩所述鳍状物和包覆层的源极/漏极压力源可以增强来自所述包覆层的内部应力。在一些情况下，可以提供可选的盖层以改进栅极电介质/半导体界面。在一个这种实施例中，在SiGe包覆层之上提供硅以改进栅极电介质/半导体界面。

背景技术

FinFET是围绕半导体材料的薄带(通常被称为鳍状物)构造的晶体管。晶体管包括标准场效应晶体管(FET)节点，所述节点包括栅极、栅极电介质、源极区和漏极区。器件的导电沟道存在于栅极电介质下方的鳍状物的外侧。具体地，电流沿着鳍状物的两个侧壁(与衬底表面垂直的侧)流动或者在鳍状物的两个侧壁内流动，以及沿着鳍状物的顶部(与衬底表面平行的侧)流动。由于这种配置的导电沟道实质上沿着鳍状物的三个不同的外部平面区存在，所以这种FinFET设计有时也被称为三栅极FinFET。其它类型的FinFET配置也是可用的，例如所谓的双栅极FinFET，其中导电沟道主要仅沿着鳍状物的两个侧壁(而不沿着鳍状物的顶部)存在。存在与制作这种鳍式晶体管相关联的许多有意义的问题。

附图说明

图1至7和9至12示出了根据本发明的实施例的用于形成鳍式晶体管结构的方法。

图8a-8d示出了根据本发明的另一个实施例的图1至7和9至12中所示的方法的一部分。

图13a-13d示出了根据本发明的另一个实施例的图1至7和9至12中所示的方法的一部分。

图14a-14d各自示出了根据本发明的其它实施例的产生的鳍式晶体管结构。

图15示出了利用根据本发明的实施例进行配置的一个或多个集成电路结构来实施的计算系统。

具体实施方式

公开了用于将高迁移率应变沟道并入到鳍式晶体管(例如，诸如双栅极、三栅极等的FinFET)中的技术，其中将应力材料包覆到鳍状物的沟道区域上。在一个示例性实施例中，将硅锗(SiGe)包覆到硅鳍状物上以提供要求的应力，尽管也可以使用其它鳍状物和包覆材料。所示技术与典型工艺流程兼容，并且包覆沉积可以发生在工艺流程内的多个位置处。在一些情况下，利用在沟道中压缩鳍状物和包覆层的源极/漏极压力源可以增强来自包覆层的内部应力。在一些情况下，可以提供可选的盖层以改进栅极电介质/半导体界面。在一个这种实施例中，硅设置在SiGe包覆层之上以改进栅极电介质/半导体界面。根据本公开内容，许多变型和实施例将变得显而易见。

概述

如前所述，存在与制作FinFET相关联的许多有意义的问题。例如，现今已经利用源极/漏极SiGe压力源设计制造了很多代的高迁移率PMOS沟道。然而，源极/漏极SiGe压力源取决于间距，因此对于较小栅极间距，源极/漏极SiGe压力源中的相同锗浓度下的应力降低。应力的这种减小有效地限制了进一步改进沟道迁移率的能力，并且进一步限制了继续缩放到更小的间距。