[发明专利]用于DRAM中的功率降低的配置

说明书

技术领域

本公开的实施例总体涉及用于降低动态随机存取存储器（DRAM）中的功率消耗的配置。

背景技术

动态随机存取存储器（DRAM）堆叠对于增加计算系统中可用的存储器的量来说可以是有用的。虽然可以通过在单个平面上定位多个管芯来增加存储器，但是DRAM堆叠可以供给下述特定优点：增加存储器而不会成比例地增加管芯电耦合到的印刷电路板上的占用空间的大小。增加的存储器大小可能伴随有存储器所消耗的功率的线性增加。

附图说明

在附图的各图中通过示例的方式而不通过限制的方式图示本发明的实施例，附图中相似的附图标记指代类似的元件。

图1A-1B图示根据本公开的各个实施例的DRAM堆叠的框图。

图2图示根据本公开的各个实施例的针对图1A-1B的存储器堆叠的字线分段寻址配置的电气图。

图3描述根据本公开的各个实施例的图2的字线分段寻址配置的操作的流程图。

图4图示根据本公开的各个实施例的存储器堆叠的框图。

图5描述根据本公开的各个实施例的图1A或图1B的存储器堆叠的实施方式的框图。

具体实施方式

本公开的实施例可以涉及将动态随机存取存储器（DRAM）或DRAM堆叠配置成降低功率消耗。在实施例中，DRAM页大小可以被在逻辑上划分在DRAM管芯的堆叠上以降低整体行激活功率消耗。在实施例中，通过把主字线分割成下子字线和上子字线，将DRAM页选择性地划分在DRAM管芯中。

将使用本领域技术人员通常采用的术语来描述说明性实施例的各个方面以便把他们的工作的实质传达给本领域其它技术人员。然而，对于本领域技术人员来说将意识到的是，一些替代实施例可以是使用所描述的方面的部分来实践的。出于解释的目的，阐述了特定数字、材料和配置以便提供对说明性实施例的透彻理解。然而，对本领域技术人员来说将意识到的是，替代实施例可以在没有特定细节的情况下被实践。在其它实例中，公知的特征被省略或简化以便不使说明性实施例模糊。

另外，将以对理解说明性实施例最有帮助的方式将各个操作依次描述为多个分立的操作；然而，描述的顺序不应当被解释为暗示这些操作是必须依赖于顺序的。具体来说，这些操作不必按呈现的顺序被执行。

短语“在一个实施例中”被重复使用。该短语通常不指代相同的实施例；然而，它可以指代相同的实施例。术语“包含”、“具有”以及“包括”是同义的，除非上下文另外规定。短语“A/B”表示“A或B”。短语“A和/或B”表示“（A）、（B）或者（A和B）”。短语“A、B和C中的至少一个”表示“（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）”。短语“（A）B”表示“（B）或（A B）”，也就是说，A是可选的。

图1图示根据本公开的各个实施例的DRAM堆叠100的侧视图，该DRAM堆叠100被配置为以与传统DRAM堆叠相比降低的功率消耗操作。DRAM堆叠100包括堆叠在DRAM管芯104顶上的DRAM管芯102。

DRAM管芯102可以是被配置为通过选择性地分割一个或多个主字线降低DRAM管芯102的整体功率消耗的存储器管芯。DRAM管芯102可以包括命令地址（C/A）总线106和数据总线108。命令地址总线106可以耦合到存储单元的一个或多个阵列并可以被配置为选择性地实现对一个或多个阵列的存储单元的访问。命令地址总线106可以耦合到一个或多个主字线以使主字线驱动DRAM 102的一个或多个阵列的分段字线和局部字线。数据总线108可以被以通信方式耦合到一个或多个阵列的存储单元并可以被配置为把数据传送到存储单元或从存储单元传送数据。

类似于DRAM管芯102，DRAM管芯104可以是被配置为通过选择性地分割一个或多个主字线降低DRAM管芯104的整体功率消耗的存储器管芯。DRAM管芯104可以包括命令地址总线110和数据总线112。DRAM管芯104的命令地址总线110和数据总线112可以以如上针对DRAM管芯102描述的方式加以配置。

DRAM管芯102和104中每一个均可以被配置为通过拆分或分割每个管芯中的一个或多个主字线来选择性地驱动DRAM管芯102和104的相应页大小的一半以把字线驱动功率降低近似一半。例如具有2千字节（kB）页大小的单个DRAM管芯可以用DRAM管芯102和104代替，DRAM管芯102和104例如每一个具有1kB页大小并可以被堆叠以提供类似于单个管芯的印刷电路板（PCB）上的占用空间。