[发明专利]用于制造抗DPA的逻辑电路的方法

权利要求书

1.用于创建逻辑电路、尤其是所谓的专用集成电路或ASIC的方法，其中以硬件描述语言编写的对所述逻辑电路的描述被翻译程序转换成至少大部分由所谓的标准单元(Sl, S2, S3, S4, S5)构成的对相应物理电路的描述、转换成所谓的网表(2,3)，其特征在于，在转换时所使用的标准单元(Sl, S2, S3, S4, S5)在网表中被所使用的标准单元(Sl, S2, S3, S4, S5)的相应经损耗功率平衡的版本(vSl, vS2, vS3, vS4, vS5)替换（4）。

2.根据权利要求1所述的方法，其特征在于，在网表中所使用的标准单元(Sl, S2, S3, S4, S5)针对这些标准单元(Sl, S2, S3, S4, S5)的经损耗功率平衡的版本(vSl, vS2, vS3, vS4, vS5)被补充为，使得由标准单元(Sl, S2, S3, S4, S5)的经损耗功率平衡的版本(vSl, vS2, vS3, vS4, vS5)提供原始函数以及相应地提供相关的经反转的函数。

3.根据权利要求1至2之一所述的方法，其特征在于，作为标准单元(Sl, S2, S3, S4)使用所谓的逻辑门。

4.根据权利要求1至2之一所述的方法，其特征在于，作为标准单元(S5)使用存储器块、尤其是所谓的触发器。

5.根据权利要求4所述的方法，其特征在于，针对存储器块(S5)的经损耗功率平衡的版本(vS5)将第一存储器块(SP1)用第二存储器块(SP2)补充为，使得每当第一存储器块(SP1)被连接时，由第二存储器块(SP2)保持相应的状态。

6.根据权利要求1至5之一所述的方法，其特征在于，标准单元(Sl, S2, S3, S4, S5)的经损耗功率平衡的版本(vSl, vS2, vS3, vS4, vS5)被存放和提供在网表的专用库中以用于替换。