[发明专利]存储器件、半导体单元及其操作方法和电子设备

说明书

技术领域

本发明涉及适用于一次可编程(OTP)器件的存储器件、包括这类存储器件的半导体单元和该半导体单元的操作方法以及包括该半导体单元的电子设备。

背景技术

OTP器件是即使在单元的电源断开时也能够存储信息的非易失性存储器件。人们针对OTP器件已经提出了诸如熔丝型和反熔丝型之类的多种结构。

例如，在熔丝型OTP器件中，可向由诸如多晶硅之类的材料形成的电阻性器件施加大电流以熔断电阻器，并由此使得两个电极之间的状态从短(短路)状态向开(开路)状态变化。从而熔丝型OTP器件进行写入操作。另一方面，例如，在反熔丝型OTP器件中，向金属氧化物半导体(MOS)型的电容器施加等于或者高于介电耐受电压(dielectric withstand voltage)的电压以击穿介电膜，并由此使得两个电极之间的状态从开状态向短状态变化。换言之，通过将两个电极之间的状态从开状态向短状态变化使得反熔丝型OTP器件进行信息写入操作。

此外，例如，专利文献1提出了一种利用与上述技术不同的技术的反熔丝型OTP器件。

现有技术列表

专利文献：

PTL1：日本未审查专利申请公开(PCT申请的译文)第2006-510203号。

发明内容

对于诸如上述存储器件(OTP器件)，例如，通常期望提高器件的可靠性并降低器件的面积。因此，期望提出一种可在提高器件可靠性的同时实现面积降低的技术。

本发明期望提供一种能够在提高器件可靠性的同时降低器件的面积的存储器件、半导体单元和半导体单元的操作方法以及电子设备。

根据本发明的实施例，提供了一种半导体单元，其具有至少一个存储器件，所述至少一个存储器件各自包括：第一导电类型的第一半导体层；第二导电类型的第二半导体层和第三半导体层，所述第二半导体层和第三半导体层布置成在所述第一半导体层中彼此分离；第一介电膜和第一导电膜，二者均设置在所述第一半导体层上的与所述第二和第三半导体层之间的区域相对应的区域中，所述第一介电膜位于低于所述第一导电膜的层中；第一电极，其与第二半导体层电连接；第二电极，其与第三半导体层电连接；第三电极，其与所述第一导电膜电连接，所述第三电极电连接至所述第一电极。在所述至少一个存储器件中，在向所述第一电极和第二电极之间施加不低于预定阈值的电压时，在所述第二半导体层和第三半导体层之间的区域中形成丝，并由此进行信息的写入操作，所述丝为用于电连接所述第二半导体层和所述第三半导体层的导电路径。

根据本发明的实施例，提供了一种电子设备，其具有包括至少一个存储器件的半导体单元，所述至少一个存储器件各自包括：第一导电类型的第一半导体层；第二导电类型的第二半导体层和第三半导体层，所述第二和第三半导体层布置成在所述第一半导体层中彼此分离；第一介电膜和第一导电膜，二者均设置在所述第一半导体层上的与所述第二和第三半导体层之间的区域相对应的区域中，所述第一介电膜位于低于所述第一导电膜的层中；第一电极，其与第二半导体层电连接；第二电极，其与第三半导体层电连接；第三电极，其与所述第一导电膜电连接，所述第三电极电连接至所述第一电极。在所述至少一个存储器件中，在向所述第一电极和第二电极之间施加不低于预定阈值的电压时，在所述第二半导体层和第三半导体层之间的区域中形成丝，并由此进行信息的写入操作，所述丝为用于电连接所述第二半导体层和所述第三半导体层的导电路径。

根据本发明的实施例，提供了一种存储器件，其包括：第一导电类型的第一半导体层；第二导电类型的第二半导体层和第三半导体层，所述第二半导体层和第三半导体层布置成在所述第一半导体层中彼此分离；第一介电膜和第一导电膜，二者均设置在所述第一半导体层上的与所述第二半导体层和第三半导体层之间的区域相对应的区域中，所述第一介电膜位于低于所述第一导电膜的层中；第一电极，其与第二半导体层电连接；第二电极，其与第三半导体层电连接；第三电极，其与所述第一导电膜电连接，所述第三电极电连接至所述第一电极。在向所述第一电极和第二电极之间施加不低于预定阈值的电压时，在所述第二半导体层和第三半导体层之间的区域中形成丝，并由此进行信息的写入操作，所述丝为用于电连接所述第二半导体层和所述第三半导体层的导电路径。