[发明专利]可再构成的半导体装置有效
| 申请号: | 201380018634.3 | 申请日: | 2013-02-14 |
| 公开(公告)号: | CN104205640B | 公开(公告)日: | 2017-03-22 |
| 发明(设计)人: | 佐藤正幸;佐藤幸志 | 申请(专利权)人: | 太阳诱电株式会社 |
| 主分类号: | H03K19/177 | 分类号: | H03K19/177;H01L21/82 |
| 代理公司: | 北京律盟知识产权代理有限责任公司11287 | 代理人: | 路勇 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 构成 半导体 装置 | ||
1.一种半导体装置,其特征在于:是可再构成的半导体装置;且
包括构成阵列并且互相连接的多个逻辑部;
所述各逻辑部包括第1及第2存储胞单元对;
所述各第1及第2存储胞单元如果要写入以将由多个地址特定的输入值的逻辑运算输出至数据线的方式构成的真值表数据,则作为逻辑要素进行动作,及/或如果要写入以将由某个地址特定的输入值输出至连接于其他存储胞单元的地址的数据线的方式构成的真值表数据,则作为连接要素进行动作;
在所述第1存储胞单元的后段具有与时钟同步的顺序电路;且
所述逻辑部还在每个第1及第2存储胞单元对中具有选择部,该选择部按照动作切换信号对所述第1或第2存储胞单元选择性地输出地址。
2.根据权利要求1所述的半导体装置,其中所述逻辑部在每个第1及第2存储胞单元中具有地址解码器,该地址解码器将从N条(N为2以上的整数)地址线输入的地址解码并对字线输出字选择信号;
所述第1及第2存储胞单元分别包含多个存储元件,这些存储元件连接于所述字线与数据线,分别存储构成真值表的数据,且根据从所述字线输入的所述字选择信号,对所述数据线输入输出所述数据;且
所述各第1及第2存储胞单元的N条地址线分别连接于其他N个逻辑部的存储胞单元的数据线。
3.根据权利要求1或2所述的半导体装置,其与被试验装置连接;且
还包括具有与所述被试验装置对应的电路的模拟电路部;
所述第2存储胞单元按照规定所述被试验装置的逻辑电路的真值表数据,可再构成与所述被试验装置相同的逻辑电路,并且判断所述第1存储胞单元中存储的所述被试验装置输出的期望值与所述被试验装置的输出是否一致。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于太阳诱电株式会社,未经太阳诱电株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380018634.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:异构网络中的自适应UL-DL TDD配置
- 下一篇:共射共基电路





