[发明专利]微链路高带宽的芯片到芯片总线

权利要求书

1.一种芯片封装，包括：

基板；

第一连接器，布置在基板上，被配置为耦接到第一组件；

第二连接器，布置在基板上，被配置为耦接到第二组件；以及

微链路，布置在基板上，具有耦接到第一连接器的第一端和耦接到第二连接器的第二端，

其中微链路包括与返回路径相比较更多的信号线；

其中微链路的长度小于预定义的值；

其中微链路导致阻抗值的分布，以及

其中，当在第一组件与第二组件之间通过微链路中的信号线的至少一个传送符号时，多次反射在符号时间内达到稳态值的相当大的部分。

2.如权利要求1所述的芯片封装，其中第一组件和第二组件包括集成电路。

3.如权利要求1所述的芯片封装，其中所述长度大致小于4mm。

4.如权利要求1所述的芯片封装，其中所述符号时间大致小于50ps。

5.如权利要求1所述的芯片封装，其中所述阻抗值的分布包括40-350Ω之间的阻抗值。

6.如权利要求1所述的芯片封装，其中信号线的数目与返回路径的数目的比率为至少10比1。

7.如权利要求1所述的芯片封装，其中所述微链路便于在第一组件和第二组件的平面中第一组件和第二组件的2维集成。

8.如权利要求1所述的芯片封装，其中微链路便于在与第一组件和第二组件的平面垂直的方向中第一组件和第二组件的3维集成。

9.如权利要求1所述的芯片封装，其中信号线的至少一个子集布置在垂直栈中，其中返回路径在公共参考平面中。

10.如权利要求1所述的芯片封装，其中能够利用微链路在第一连接器和第二连接器之间在任一方向中传送所述符号。

11.如权利要求1所述的芯片封装，其中基板包括陶瓷材料和有机材料中的一种。

12.一种系统，包括：

处理器；

存储器，被配置为存储程序模块，其中所述程序模块可配置被处理器执行；以及

芯片封装，其中所述芯片封装包括：

基板；

第一组件，电耦接到被布置在基板上的第一连接器；

第二组件，电耦接到被布置在基板上的第二连接器；以及

微链路，布置在基板上，具有耦接到第一连接器的第一端和耦接到第二连接器的第二端，

其中微链路包括与返回路径相比较更多的信号线；

其中微链路的长度小于预定义的值；

其中微链路导致阻抗值的分布，以及

其中，当在第一组件与第二组件之间通过微链路中的信号线的至少一个传送符号时，多次反射在符号时间内达到稳态值的相当大的部分。

13.如权利要求12所述的系统，其中第一组件和第二组件包括集成电路。

14.如权利要求12所述的系统，其中所述长度大致小于4mm。

15.如权利要求12所述的系统，其中所述符号时间大致小于50ps。

16.如权利要求12所述的系统，其中信号线的数目与返回路径的数目的比率为至少10比1。

17.如权利要求12所述的系统，其中微链路便于在与第一组件和第二组件的平面垂直的方向中第一组件和第二组件的3维集成。

18.如权利要求12所述的系统，其中所述信号线的至少一个子集被布置在垂直栈中，其中返回路径在公共参考平面中。

19.如权利要求12所述的系统，其中能够利用微链路在第一连接器和第二连接器之间在任一方向传送所述符号。

20.一种用于利用芯片封装中的微链路在第一组件和第二组件之间传送符号的方法，其中所述方法包括：

将所述符号从第一组件驱动到微链路中的信号线路上，其中微链路包括与返回路径相比较更多的信号线，其中微链路的长度小于预定义的值，并且其中微链路导致阻抗值的分布；以及

在多次反射在符号时间内达到稳态值的相当大的部分之后，在第二组件处通过信号线接收所述符号。