[发明专利]PN结构栅解调像素

说明书

相关申请

本申请基于35U.S.C.§119(e)要求享有于2012年3月20号提交的美国临时专利申请61/613,363的权益，所述美国临时专利申请的全文通过引用合并到本文中。

发明背景

通常，两种不同类型的设备在过去已被用于电荷域中的光检测：第一类设备是钉扎光电二极管(PPD)(参见例如，Nobukazu Teranishi等，“No image lag photodiode structure in the interline CCD image sensor(隔行CCD图像传感器中的无图像落后光电二极管结构)”，IEEE，1982)，这在如今的互补金属氧化物半导体(CMOS)工艺技术中已可获得；以及第二类设备使用MOS栅结构，其可在CMOS技术或优化的电荷耦合器件(CCD)技术中被制造。

钉扎光电二极管通常在基底中具有两个注入，它们的掺杂浓度以这样的方式经选择：在基底表面一层非常浅的非耗尽层之下形成完全耗尽区域。参考图1，如果所述基底12被认为是P型掺杂，那么所述两个注入步骤则包括较深的n-注入14以及较浅的p+注入16，其中p+横向延伸超过n-层，以便创造至基底12的导电连接。在基底的一侧，多晶硅栅18被放置，这使将电荷从PPD区域14转移至感测节点扩散20成为可能。所谓的转移栅周围区域以及所述栅本身通常针对电荷传输过程被优化。钉扎区域14定义光子在其中被转化为电荷的光敏区域24。只要转移栅18被设为低电位，则光生电荷就被存储于PPD区域14中。

参考图2，MOS栅结构通常应用多晶硅栅22，其至少对于感兴趣的波长或至少大于500纳米(nm)的长波长来说通常应该是光透明的。如图所示，光子在栅22以下基底12的区域24内创造电荷，在所述区域24中它们可被存储直到相邻转移栅18打开至另一存储栅区域的通道或至感测节点20的通道。当使用CMOS工艺时，虽然感测节点20典型地被单独集成至每个像素中，但当使用CCD技术时只有一个感测节点和若干存储和漂移寄存器。然而，光敏元件的原理在这两种情况下都是相同的。

两种类型的电荷域光检测设备在电荷处理方面均具有相同的缺陷。如果电荷需要从一个光检测元件被转移至另一个存储或感测区域，则此类传输过程的有效性高度依赖于支持这一过程的电场。在极端情况下，尤其是大像素尺寸(例如，大于1毫米)情况下，光敏区域并不显示出支持电荷向感测节点传输的有效横向电场。这种情况在图3中示出，所示的转移栅被设为高电位。由于敏感区域24内的平带电势分布，单电荷通过热运动过程被传输至感测节点20，所述热运动过程由于电场的存在比电荷运动慢几个数量级。

Seitz的美国专利8299,504B2中公开了加速电荷传输的第一个解决方案。单高阻栅通过电流流经所述栅本身来创造横向漂移场。这个方法已在实践中经证实。然而，当大像素阵列在动态操作模式下被运行时，由于永久电阻损耗加上额外电容损耗，所述大像素阵列消耗大量能量。

在Buettgen的美国专利8115,158B2中公开了加速电荷传输的另一个可能的解决方案，所述专利通过引用合并到本文中。

如图4所示，若干相邻栅22-1至22-n，(而非穿过光敏区域域的单栅)被用于在光敏区域24上方由小而浅的栅形成栅链。通过在栅22-1至22-n上施加渐增电压，生成了如图5中所示的电位分布。这个方法已在实践中证明了它的效率。相比于美国专利8115,158B2，并未预计有任何永久性的能耗。

半导体材料12的电位分布理想地如图5所示。两栅之间的电位增长理想地为正。然而，这取决于施加在相邻栅22之间的电位阶跃以及两栅22-x与22-(x+1)之间的空间大小。栅相互间越近，两栅间任何电位颠簸的生成就越不可能。这就是为什么在CCD工艺中重叠栅结构被用于栅至栅距离典型地是在纳米范围内的情况的原因。