[发明专利]由基体材料形成的细间距探测器阵列

说明书

相关申请

本申请要求Namburi在2012年3月7日提交的申请号为61/607,893、题为“使用硅制造细间距探测器阵列的方法”的美国临时专利申请的优先权，其全部内容通过引入被结合于此。

技术领域

本发明的实施例涉及集成电路设计、制造和测试领域。更具体地，本发明的实施例涉及用于由基体材料形成的细间距探测器阵列的系统和方法。

背景技术

集成电路测试通常使用细探测器(fine probe)与集成电路的测试点接触，以便注入电信号和/或测量集成电路的电气参数。传统的电路探测器是分别独立生产的，并且被手动组装在对应于集成电路上的一部分或全部测试点的阵列中。

遗憾的是，由于逐个生产探测器并将它们组装为阵列的限制，传统的集成电路探测器阵列通常不能实现小于约50μm的间距(例如，探测器与探测器之间的间隔)。此外，传统的探测器常常具有不期望的高电感，这会限制测试信号的频率。进一步地，传统的集成电路探测器阵列通常不能在所有的三个维度中达到必要的对准精度。更进一步地，传统探测器的这种对准和共面性缺陷不利地限制了探测器的数量和探测器阵列的总面积，并因此限制了单次可被测试的集成电路的总面积。例如，以细间距组装的单个传统集成电路探测器阵列可能不能接触大型集成电路(例如，高级微处理器)的全部测试点。

发明内容

因此，需要用于由基体材料(bulk material)形成的细间距探测器阵列的系统和方法。此外还需要用于由基体材料形成的具有细间距和高位置精度的细间距探测器阵列的系统和方法。还存在对于与现有的集成电路设计、制造和测试系统和方法兼容和互补的用于由基体材料形成的细间距探测器阵列的系统和方法。本发明的实施例提供了这些优点。

与通过添加单个探测器形成组件来构建电子探测器阵列的传统工艺相反，根据本发明的实施例通过移除材料形成电子探测器阵列的基础，来从基体材料形成电子探测器阵列。

根据第一方法实施例，一种制品包括探测器阵列。每个探测器包括适用于接触集成电路测试点的探头端部(probe tip)。每个探头端部被安装在探测器手指结构(probe finger structure)上。阵列的所有探测器手指结构具有相同的材料晶粒结构。探测器手指可具有非线性轮廓和/或被配置作为弹性部件。

根据一种方法实施例，具有基本平行的第一和第二表面的基体材料被获取。探测器基底被形成在第一表面上。适用于接触集成电路测试点的探头端部被形成在探测器基底上。第二表面被安装到载体晶片。基体材料的多个部分被移除，以形成耦合到探测器基底和探头端部的探测器手指结构。探测器手指结构涂覆有电耦合到探头端部的导电金属。探头端部和探测器基底的形成可包括光刻法。

根据本发明的另一实施例，用于测试集成电路的电子探测器阵列包括多个独立探测器，该多个独立探测器被机械耦合并被电绝缘。每个独立探测器包括被功能性地耦合到探测器手指结构的探头端部。探头端部具有与探测器手指结构不同的材料。探头端部被配置用于接触集成电路测试点。每个探测器手指结构由同一块基体材料形成。每个独立探测器涂覆有导电金属。

附图说明

结合在本说明书中并构成本说明书的一部分的附图示出了本发明的实施例，并且与本说明书一起用于解释本发明的原理。除非另有说明，附图并未按照比例绘制。

图1示出了根据本发明的实施例的示例性“硅通孔”(TSV)载体晶片的一部分。

图2A示出了根据本发明的实施例的探测器块的形成。

图2B示出了根据本发明的实施例的沿着一个轴在探测器行之间形成沟槽以形成探测器块。

图2C示出了根据本发明的实施例的沟槽形成之后的衬底的一部分的俯视图。

图3示出了根据本发明的实施例的探测器块至载体晶片的芯片焊接(die bonding)。

图4示出了根据本发明的实施例的独立探测器阵列的截面图。

图5示出了根据本发明的实施例的对阵列应用导电金属涂层。

图6示出了根据本发明的实施例的移除掩膜层从而暴露出探头端部。

图7示出了根据本发明的实施例的探测器阵列的典型应用。

具体实施方式