[发明专利]存储器及感测参数确定方法

说明书

技术领域

本发明大体上涉及存储器，且更特定来说，在一或多个实施例中，本发明涉及确定快闪存储器中的感测参数。

背景技术

通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含：随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。

快闪存储器装置已发展成用于广泛范围的电子应用的非易失性存储器的流行来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管存储器单元。通过编程电荷存储结构(例如，浮动栅极或电荷陷阱)或其它物理现象(例如，相变或极化)，存储器单元的阈值电压的改变可确定每一单元的数据值。通常将所述单元分组成块。可通过(例如)给电荷存储结构充电来电编程块内的每一单元。通过电荷存储结构中的电荷的存在或不存在来确定此类型的单元中的数据。可通过擦除操作从电荷存储结构移除电荷。快闪存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、运输工具、无线装置、蜂窝式电话及可抽换式存储器模块，且快闪存储器的用途持续扩展。

快闪存储器通常利用名为NOR快闪及NAND快闪的两种基本架构中的一者。名称衍生自用于读取装置的逻辑。在NOR快闪架构中，将逻辑列的存储器单元并联耦合，每一存储器单元都耦合到数据线(例如通常称作为位线的那些数据线)。在NAND快闪架构中，将一列存储器单元串联耦合，仅所述列的第一存储器单元耦合到位线。

随着电子系统的性能与复杂性的增加，对系统中的额外存储器的需要也增加。然而，为了持续减小系统的成本，必须将零件计数保持在最小限度。这可通过增加集成电路的存储器密度(通过使用例如多级存储器单元(MLC)的技术)来完成。举例来说，MLC NAND快闪存储器为非常具成本效率的非易失性存储器。

多级存储器单元可通过对存储于传统快闪存储器单元上的特定阈值电压(Vt)范围指派位模式来利用所述单元的模拟特性。此技术允许每一单元存储两个或两个以上位，位的数目取决于经指派到单元的电压范围的数量及在存储器单元的使用期限操作期间经指派的电压范围的稳定性。

举例来说，可为单元指派每一范围为200mV的四个不同电压范围。通常，每一范围之间存在0.2V到0.4V的安全范围以防止所述范围重叠。如果存储于单元上的电压在第一范围内，那么所述单元处于第一数据状态(表示(例如)逻辑11)，通常第一数据状态被视为所述单元的擦除状态。如果电压在第二范围内，那么所述单元处于第二数据状态(表示(例如)逻辑01)。不管对于单元使用了多少范围，这一过程都可以对这些范围继续，条件是这些电压范围在存储器单元的使用期限操作期间保持稳定。

因MLC单元可处于两个或两个以上数据状态中的一者，所以每一状态的电压范围中的每一者的宽度可为非常重要的。所述宽度与存储器电路的操作中的许多变量相关。为了正确读取特定数据状态，应确定所述数据状态的感测参数(例如，读取电压电平)。例如，读取电压电平可受到存储器内的经编程为对应数据状态的存储器单元的实际分布的宽度，阈值电压噪声、围绕从一范围到另一范围的转变点(也可称作为交越点)的波动、阈值分布的宽度(即，厚尾分布(fat tail)，其为延伸进入邻近分布的分布，例如，与高斯分布相比较，所述分布的尾向外扩张)及类似物的影响。

因例如上文所述的理由，且因其它理由(例如下文所述的那些理由)，在阅读且理解本发明后，所属领域的技术人员将明白此项技术中尤其需要在确定存储器的感测参数方面的改进。

附图说明

图1为根据本发明的实施例的方法的流程图；

图2为本发明的实施例的图表；

图3为本发明的另一实施例的图表；及

图4为根据本发明的实施例的电子系统的框图。

具体实施方式

在以下实施例的详细描述中，参考形成本发明的一部分的附图，且其中通过说明的方式展示特定实施例(其中可实践所述实施例)。足够详细地描述这些实施例以使所属领域的技术人员能够实践本发明，且应了解，在不脱离本发明的范围的情况下，可利用其它实施例且可做出方法、电或机械改变。因此，不应以限制意义理解以下详细描述，且本发明的范围仅由所附权利要求书连同此类权利要求书有权具有的等效物的全部范围界定。