[发明专利]薄型、空间高效的电路屏蔽

说明书

技术领域

所描述的实施例整体涉及屏蔽电气部件，并且更具体地涉及薄型、空间高效的电气屏蔽。

背景技术

电磁干扰(EMI)信号可不利地影响电气设备的性能和功能。一些电气设备可能对来自其他设备的辐射EMI信号敏感。例如，低噪声放大器可向输入信号提供相当大的增益；然而，该放大器的性能可能因放大器输入上的干扰EMI信号的存在而受到负面影响。EMI信号可能失真或以其他方式导致敏感输入区段中的错误，并且因此放大器的输出可能变得失真。为了防止电气设备接收到非预期的EMI辐射，政府机构通常对所发射的电磁干扰的强度进行管控。

用于控制EMI信号的发射和接收这两者的一种常用设备是用于覆盖电气部件的金属屏蔽。该屏蔽防止敏感电气部件接收到杂散的EMI信号并且还可限制EMI信号的辐射。屏蔽是通过为EMI信号提供低阻抗通路来发挥作用的。屏蔽通常由金属诸如钢构造而成，或者在一些情况下，可由诸如塑料之类的绝缘体上的导电涂料构造而成。

正如所述的，传统屏蔽具体实施覆盖一个或多个电气部件。遗憾的是，传统屏蔽具体实施可能增加在支撑基板诸如印刷电路板(PCB)上所用的面积。增加的面积可至少部分地归因于在屏蔽与受保护的部件之间通常使用的气隙。该气隙可使屏蔽在支撑基板上的组装和安装变得容易。随着产品设计被迫使变得更小，相关模块诸如印刷电路板的面积也被迫使变得更小。因此，希望减小为支撑屏蔽具体实施所需的面积，尤其是在支撑基板诸如PCB上。

因此，所希望的是在支撑基板上使用的用于使干扰电信号衰减的空间高效的屏蔽组件。

附图说明

通过参考以下结合附图所作的描述可以最佳地理解所述实施例及其优点。这些附图绝不会限制本领域的技术人员在不脱离所述实施例的实质和范围的情况下可对所述实施例作出的在形式和细节方面的任何改变。

图1为一种小外形屏蔽系统的一个实施例的简化图。

图2为一种小外形屏蔽系统的另一个实施例的简化图。

图3为一种小外形屏蔽系统的另一个实施例的简化图。

图4为一种小外形屏蔽系统的再一个实施例的简化图。

图5为一种小外形屏蔽系统的另一个实施例的简化图。

图6为一种小外形屏蔽系统的另一个实施例的简化图。

图7为用于形成一种薄型、空间高效的EMI屏蔽的方法步骤的流程图。

图8为支撑柔性电路的一种薄型屏蔽系统的图示。

图9A、9B和9C示出了一种薄型屏蔽组件的两个视图。

图10示出了一种薄型屏蔽组件的另一个实施例。

图11为用于形成屏蔽系统的方法步骤的流程图。

具体实施方式

本部分描述了根据本专利申请的方法和装置的代表性应用。提供这些实例仅仅是为了添加情境并且有助于理解所述实施例。因此，对于本领域的技术人员而言将显而易见的是，可在没有这些具体细节中的一些或全部的情况下实践所述实施例。在其他情况下，为了避免不必要地使所述实施例费解，未详细描述熟知的工艺步骤。其他应用也是可能的，因此以下实例不应被认为是限制性的。

在以下具体实施方式中，参考了形成说明书一部分的附图，在附图中以举例说明的方式示出了根据所述实施例的具体实施例。虽然这些实施例被描述得足够详细，以使本领域的技术人员能够实践所述实施例，但是应当理解，这些实例不是限制性的；从而可使用其他实施例，并且可在不脱离所述实施例的实质和范围的情况下做出改变。

屏蔽技术被广泛地实践以控制不需要的电磁干扰(EMI)的影响。屏蔽不仅可用于防止敏感部件吸收不需要的EMI，而且还可用于防止EMI信号的不期望的发射。然而，传统屏蔽技术可为体积庞大的，并且可由于需要安装基板诸如印刷电路板上的过多面积而强加设计约束。

公开了一种薄型、空间高效的集成屏蔽解决方案。在一个实施例中，集成电路由在集成电路周围形成屏蔽的顶部金属层和底部金属层以及边缘电镀层围绕。在一个实施例中，屏蔽可耦合至与集成电路共享的信号。在另一个实施例中，屏蔽可与集成电路隔离。例如，屏蔽可耦合至与耦合至集成电路的信号相分离的信号。在某些实施例中，该分离的信号为接地信号。在另一个实施例中，边缘电镀层可用通孔进行替换，该通孔既耦合顶部金属层和底部金属层又充当边缘屏蔽。在另一个实施例中，无源器件可与集成电路一起被包括在屏蔽内。