[发明专利]设置晶体半导体材料薄层的方法以及有关的结构和器件

说明书

技术领域

本公开涉及在半导体器件制造中采用的工艺中在受主结构上设置半导体材料薄层的方法，并且涉及使用这些方法制造的结构和器件。

背景技术

在半导体器件制造工艺中，在受主结构上设置半导体材料薄层以用于包括例如绝缘体上半导体(SeOI)型基板的制造的各种目的，并且以在所称的“三维(3D)集成”工艺中垂直地层叠半导体材料和器件。

在这些工艺中，可能期望将在受主结构上设置具有小到数百纳米或更少(在一些应用中甚至一百纳米(100nm)或更少)的平均层厚度的半导体材料层。并且，期望的是，半导体材料层具有均匀厚度(例如，小于半导体材料层的厚度的5％的非均匀性)。另外，可能期望的是半导体材料层是极其平滑的。例如，可能期望形成半导体材料层使得半导体材料层的暴露主表面具有低到五纳米(5nm)或更小的表面粗糙度(Ra)。

已经在本领域中提出了在受主结构上设置这样薄且平滑的半导体材料层的各种方法。然而，在本领域中仍然需要使得薄、均匀且平滑的半导体材料层能够设置在受主结构上的改进的方法。

发明内容

本发明内容被提供以按照简化的形式引入概念的选择。这些概念在以下公开的示例实施方式的具体描述中被更详细地描述。本发明内容不旨在识别所要求保护的主题的关键特征或必要特征，也不旨在被用来限制所要求保护的主题的范围。

在一些实施方式中，本公开包括制造半导体器件的方法。根据这些方法，在受主结构上设置晶体硅层，在邻近晶体硅层的暴露主表面的晶体硅的一部分中形成金属硅化物，并且利用相对于晶体硅对金属硅化物有选择性的蚀刻剂蚀刻所述金属硅化物。

在另外的实施方式中，本公开包括形成绝缘体上硅(SOI)基板的方法。在这些方法中，可以在基底基板(base substrate)上设置晶体硅层，其中介电材料在晶体硅层与基底基板之间，并且可以使晶体硅层变薄至大约500nm或更小的厚度。为了使晶体硅层变薄，在邻近晶体硅层的暴露主表面的晶体硅层的一部分中形成通常平面的金属硅化物层，并且利用相对于晶体硅对金属硅化物层有选择性的蚀刻剂蚀刻所述金属硅化物层。

本公开的另外的实施方式包括使用这些方法制造的半导体结构和器件。

附图说明

虽然本说明书以特别指出并且显然要求保护被认为是本发明的实施方式的权利要求结束，但是当结合附图阅读时，可以从本公开的实施方式的特定示例的描述更容易地确定本公开的实施方式的优点，附图中：

图1至图4例示了可以被用来在半导体器件的制造中使晶体硅层变薄的方法的示例实施方式；

图1是在晶体硅层与基板之间具有介电材料的情况下基板上的晶体硅层的简化截面图；

图2是例示了在使晶体硅层的暴露主表面平滑之后图1的结构的简化截面图；

图3是例示了在晶体硅层的一部分中形成金属硅化物材料之后图2的结构的简化截面图；

图4是例示了在去除图3所示的金属硅化物材料之后晶体硅的剩余部分的简化截面图；

图5是例示了可以在图4的变薄的晶体硅层中和/或在其上制造的有源器件结构的简化截面图；

图6是例示了在3D集成工艺中在图5的结构上形成的有源器件结构的另外的层的简化截面图；

图7是和图2的截面图一样的截面图，并且例示了金属离子正被注入到晶体硅层中以例示可以被用来在如图3所示的晶体硅层的部分中形成金属硅化物材料的方法的一个实施方式；

图8是和图2的截面图一样的截面图，并且例示了在退火工艺之前沉积在晶体硅层上的金属层以例示可以被用来在如图3所示的晶体硅层的部分中形成金属硅化物材料的方法的另一实施方式；

图9和图10例示了可以被用来提供图1所示的结构的方法的示例实施方式，所述结构包括基板上的晶体硅层；

图9是例示了离子正被注入到包括块晶体硅的施主结构中以在其中限定薄弱离子注入平面的简化截面图；

图10例示了结合到包括图1的基板的受主结构的图9的施主结构；

图11至图15例示了与参照图1至图10所描述的那些方法类似的方法的另外的示例实施方式，但是其中，晶体硅层中包括先前制造的有源器件结构；

图11是在半导体材料与基板之间具有介电材料的情况下基板上的晶体硅层简化截面图，晶体硅层中包括至少部分地形成的有源器件结构；

图12是例示了在使晶体硅层的暴露主表面平滑之后图11的结构的简化截面图；

图13是例示了在晶体硅层的一部分中形成金属硅化物材料之后图12的结构的简化截面图；