[发明专利]用于修改感测放大器的激活的系统和方法

说明书

相关申请的交叉引用

本公开要求2012年1月17日提交的美国临时申请序列No.61/587,429的权益，其全部内容通过引用并入于此。

背景技术

这里为了总体上给出本公开内容的背景的目的而提供了背景技术描述。至于在此背景技术部分中所描述的工作以及在提交时可能无法被视为现有技术的描述方面，当前署名的发明人的工作既未明确也未隐含地被认可作为相对于本公开内容的现有技术。

感测放大器是计算机存储器中感测存储器单元中存储的电压的元件。该感测放大器通过确定存储器单元的电压继而将该电压放大至可以在逻辑电路(例如，主机)中用以表现数据值的操作电压来确定存储器单元的数据值。通过此方式，感测放大器以逻辑电路操作的电压电平向逻辑电路提供存储器单元中存储的比特值。

然而，存储器单元之间的偏差可以在存储器单元向感测放大器提供位线上电压的快速程度之间产生差异。这些偏差在配置激活感测放大器的感测使能信号时造成困难。例如，如果在感测放大器被激活之前存储器单元没有向该感测放大器提供存储的电压，则该感测放大器可能在感测电压方面经受困难。另外，如果感测使能信号被大间隔延迟以对慢存储器单元负责，则存储器设备经受访问时延困难。

发明内容

总体上，本说明书的一方面公开了一种装置。该装置包括信号生成器，被配置为生成感测使能信号，所述感测使能信号激活存储器设备中存储器单元的感测放大器。该装置包括虚设存储器单元，被连接至电流镜电路，所述电流镜电路被配置为检测所述虚设存储器单元中与预定时序的时序变化并且至少部分基于所述时序变化来改变所述感测使能信号的时序。该装置还包括控制器，被配置为通过选择地启用所述电流镜电路中多个半导体门的一个或多个半导体门来修改所述感测使能信号的所述时序。所述多个半导体门被并行连接。

在另一实施方式中，所述存储器设备是静态随机访问存储器(SRAM)并且所述装置被集成有所述SRAM。

在另一实施方式中，所述控制器被配置为修改所述感测使能信号的所述时序以提前所述感测使能信号发生的时间。

在另一实施方式中，所述控制器被配置为通过基于所述控制器启用的所述多个半导体门的数目的量来提前所述感测使能信号发生的时间，并且其中由所述控制器启用的每个半导体门将所述感测使能信号的所述时序提前预定量。

在另一实施方式中，所述时序变化是所述虚设存储器单元产生满足用于从所述虚设存储器单元读取的阈值电压的电压时与所述虚设存储器单元被期望产生所述电压时的所述预定时序之间的差。

在另一实施方式中，所述阈值电压是用于激活逻辑门的最小电压。

在另一实施方式中，所述虚设存储器单元包括连接至电压源的位线。

总体上，在另一方面，本说明书公开了一种方法。该方法包括检测虚设存储器单元中与预定时序的时序变化。该方法包括至少部分基于所述时序变化调节感测使能信号的时序。该方法包括选择地启用一个或多个并行半导体门以修改所述感测使能信号的所述时序。该方法还包括在信号生成器中至少部分基于所述时序生成所述感测使能信号。所述感测使能信号激活存储器设备中的感测放大器。

在另一实施方式中，启用所述一个或多个并行半导体门提前所述信号生成器生成所述感测使能信号的时间。

在另一实施方式中，启用所述一个或多个并行半导体门通过基于从控制器的控制信号启用的所述多个并行半导体门的数目的量来提前所述感测使能信号激活所述感测放大器的时间。

在另一实施方式中，针对被启用的所述多个半导体门的每个半导体门，所述感测使能信号的所述时序被提前预定量。

在另一实施方式中，所述时序变化是所述虚设存储器单元产生满足用于从所述虚设存储器单元读取的阈值电压的电压时与所述虚设存储器单元被期望产生所述电压时的所述预定时序之间的差。

在另一实施方式中，所述阈值电压是用于激活逻辑门的最小电压。

在另一实施方式中，生成所述感测使能信号使得所述感测放大器从所述存储器单元读取值。

在另一实施方式中，检测虚设存储器单元中的所述时序变化包括读取被硬连线至电压源的所述虚设存储器单元的位线。