[实用新型]测试结构有效
申请号: | 201320879310.6 | 申请日: | 2013-12-27 |
公开(公告)号: | CN203721716U | 公开(公告)日: | 2014-07-16 |
发明(设计)人: | 康芸 | 申请(专利权)人: | 中芯国际集成电路制造(北京)有限公司 |
主分类号: | H01L23/544 | 分类号: | H01L23/544 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅;李时云 |
地址: | 100176 北京市大兴区*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 测试 结构 | ||
1.一种测试结构,其特征在于,所述结构包括:
至少一个PMOS和NMOS,所述PMOS和NMOS紧靠成对排列,所述PMOS和NMOS均设有源极、漏极、栅极和有源区;所述测试结构还包括多个通孔连线和多个测试盘,所述通孔连线分别与所述栅极、源极和漏极连接,所述测试盘通过所述通孔连线分别与所述栅极、源极和漏极相连。
2.如权利要求1所述的测试结构,其特征在于,所述PMOS和NMOS公用一个栅极。
3.如权利要求2所述的测试结构,其特征在于,所述测试盘包括一个栅极测试盘,所述栅极测试盘与所述栅极通过通孔连线连接。
4.如权利要求2所述的测试结构,其特征在于,所述测试盘还包括两个源极测试盘,所述源极测试盘分别与PMOS的源极、NMOS的源极通过通孔连线连接。
5.如权利要求2所述的测试结构,其特征在于,所述测试盘还包括两个漏极测试盘,所述漏极测试盘分别与PMOS的漏极、NMOS的漏极通过通孔连线连接。
6.如权利要求1所述的测试结构,其特征在于,所述PMOS和NMOS分别单独设有一个栅极,所述栅极为梳状结构。
7.如权利要求6所述的测试结构,其特征在于,所述测试盘包括两个栅极测试盘,所述栅极测试盘与PMOS的栅极、NMOS的栅极通过通孔连线连接。
8.如权利要求6所述的测试结构,其特征在于,所述测试盘还包括两个源极测试盘,所述源极测试盘与PMOS的源极、NMOS的源极通过通孔连线连接。
9.如权利要求6所述的测试结构,其特征在于,所述测试盘还包括两个漏极测试盘,所述漏极测试盘与PMOS的漏极、NMOS的漏极通过通孔连线连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201320879310.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:消光弱溶剂相纸涂层配方
- 下一篇:LED芯片挑拣设备